Clase 1

Computadora: ejecuta programas. Almacenados en memoria en binario xq' es lo más fácil de identificar

4 tipos de datos → Nº $\mathbb{Z}$ c/sin signo - $\mathbb{R}$ con signo - Decimales

↓

· Sin signo · Ca1 · Exceso. nº dígitos parte entera

· Módulo y signo · Ca2

Ej. base 10 = 3574 = $3\times10^3 + 5\times10^2 + 7\times10^1 + 4\times10^{0}$ posix

Binarios: nº $\mathbb{Z}$ sin signo de 0 a ∞.

Rango de 0 a $2^n - 1$

Teorema fundamental de la numerax $N = \sum_{i=m}^{n} (\text{digito})_i \times (\text{base})^{i}$ → base sist. numerax.

m → nº fraccionarios

$x_4 \times B^4 + x_3 \times B^3 + x_2 \times B^2 + x_1 \times B^1 \ldots$

p/ representar cualquier nº en decimal

Números con punto fijo: representan $\mathbb{Z}$ o fracciones con signo. Tienen exacto' la misma cant. de dígitos y la coma ubicada en el mismo lugar.

Rango: dif. e/ el número > y el <.

Resolux: dif e/ 2 nº consecutivos.

Operaciones aritméticas: · Suma: hay acarreos e/ posiciones

· Resta: 0-0=0 / 1-0=1 / 1-1=0 / 0-1= el de la izquierda me presta 2

Bits de condx (banderas): bits q' el procesador establece acorde al rtdo de una op.

- Z: vale 1 si el rtdo. de la operax son todos 0.
- C 1 si hay acarreo o 1 s. hay borrow
- N: 1 si el rtdo es negativo = al bit + significativo.

→ V

Sistema hexadecimal: Base: 16

Dígitos: {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F}

V: se activa cuando el rtdo. de una operax en nº c/ signo no tiene el signo q' se podría predecir a partir de los signos de sus operandos.

Capac. representax nº q' se pueden representar en un sist dado.

Sistema hexadecimal codificado en binario BCH

- P/ representar un dígito hexadecimal se usan siempre 4 bits.

*Clase caliente + nueces tostados.

Dígito hexadecimal	Código BCH
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001
A	1010
B	1011
C	1100
D	1101
E	1110
F	1111

*Estándar p/ representar nº decimales a binario c/nº decimal es codificado c/4 bits.
BCD no hay límite de rango.

*** Sistema decimal codificado en binario BCD**

- P/ representar un dígito decimal se requieren 4 bits.

2 ámbitos de aplicación

Dígito decimal	Código BCD
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

Desempaquetado: se usa 1 byte por dígito

Por dígito se usan 8 bits.

- Sin signo 34 = 1111 11110011 11110100
- C/signo: 34 = 1111 11110011 0100

los 4 bits q' acompañan al último dígito representa al signo

+ 1100

− 1101

BSS, si C=1, el rldo es incorrecto

2

Empaquetado se reservan 4 bits x dígito
+34 0011 0100 1100
−34 0011 0100 1101

Suma en BCD

- Al sumar 2 dígitos BCD, hay 2 casos ← Suma ≤ 9 / ≥ 9

$$\begin{array}{r} 41 \\ +\ 22 \\ \hline 63 \end{array} \qquad \begin{array}{r} 0100\ 0001 \\ +\ 0010\ 0010 \\ \hline 0110\ 0011 \end{array}$$

- Cuando la suma de 2 dígitos da >9, hay q' generar un acarreo

$$\begin{array}{r} 15 \\ +\ 27 \\ \hline 42 \end{array} \qquad \begin{array}{rl} 0001\ 0101 & \\ +\ 0010\ 0111 & \\ \hline 0011\ 1100 & \\ 0110 & \leftarrow +6 \\ \hline 0100 & \end{array}$$

Lógica digital

- Un circuito digital es en el q' están presentes 2 valores lógicos. Sostiene q' todos los elem. poseen 2E.
- Compuertas: dispositivos q' realizan <> funciones
- " básicas: AND, OR, NOT, NAND, NOR, XOR, XNOR



Álgebra de Boole

- Leyes matemáticas q' gobiernan el comportamiento de las op. c/ bits.

De De Morgan $\overline{A.B} = \bar{A}+\bar{B}$ / $\overline{A+B} = \bar{A}.\bar{B}$

- $\bar{\bar{A}} = A$

Identidad $1.A = A$ / $0+A = A$

Nula $0.A = 0$ / $1+A = 1$

Idempotencia $A.A = A$ / $A+A = A$

Inversa: $A.\bar{A} = 0$ / $A+\bar{A} = 1$

Conmutativa: $A.B = B.A$ / $A+B = B+A$

Asociativa: $(AB).C = A(BC)$ / $(A+B)+C = A+(B+C)$

Distributiva: $A+B.C = (A+B).(A+C)$ / $A.(B+C) = AB+AC$

Absorción: $A.(A+B) = A$ / $A+A.B = A$

Implementación de máscaras dada una secuencia de bits, a veces resulta útil jugar c/ ciertas posiciones.

AND
- 1 AND 1 = 1, 1 AND 0 = 0. Genéricamente 1 AND x = x
  Al usar un operando 1, el rtdo. coincide c/ el valor del otro operando.
- Si el operando es 0, el rtdo. será 0. (0 AND 0 = 0)(0 AND 1 = 0)
  0 AND x = 0

OR
- Operando valor 1, el rtdo es 1 independiente al operando
  (1 OR 0 = 1) (1 OR 1 = 1) 1 OR x = 1
- Operando 0 y el otro, el rtdo será el valor del otro operando.
  (0 OR 0 = 0) (0 OR 1 = 1) 0 OR x = x

XOR
- 1° operando 0, el rtdo será el v. del 2° operando 0 XOR 0 = 0
  0 XOR 1 = 1
  0 XOR x = x
- En caso de un XOR c/ 1 y otro operando será el opuesto del operando 1 XOR 0 = 1
  1 XOR 1 = 0
  1 XOR x = NOT X

Clase 2

Representación en binario con signo BCS
- Con n bits, 1 bit extremo izquierdo representa solo al signo.
- n-1 bits es la magnitud → 1000
- 0 = + 1 = −
- Rango $-(2^{n-1}-1)$ a $+(2^{n-1}-2)$
  Ya que hay doble representación del 0 = 1000 y 0000

Representación en Ca1 Ca1
- Rango $-(2^{n-1}-1)$ a $+(2^{n-1}-1)$
  Hay 2 0: 0000000 y 1111111
- Los + son =
- " − se complementan.
- Si en una operación hay overflow, es incorrecto.
- Si da carry, se suma 1 al rtdo.

Representación Ca2
- Rango $-(2^{n-1})$ a $+(2^{n-1}-1)$
- Sólo 0.
- El acarreo se desprecia pq el rtdo. queda bien
- Overflow en Ca2 = rtdo erróneo ¿

Representación en Exceso
- 0 = negativo 1 es positivo
- Rango $-2^{(n-1)} \leq x \leq 2^{(n-1)}-1$

Si n = 6 exceso = 32

$-2^{(6-1)} = 000000$ $= 0 - 32$

$2^{(6-1)-1} = 111111$ $= 63 - 32 = 31$

Ejemplo Interpretar 10110110 q está en Exc.

```
  1011 0110     188
- 1000 0000   - 128    es el 60 sin exceso
  0011 0110      60
```

Obtenemos

- Cuando empieza con 1 = +
- " con 0 = −

Interpretar el 00011101

```
  1000 0000     128    El n° es 29 en exceso
- 0001 1101   -  29
  0110 0011   - 99     El -99 es el n° sin exceso
```

29 = -99

Escribo el 15 en exc.

```
  0000 1111      15
+ 1000 0000   + 128    El 15 en exceso es 1000 1111
  1000 1111     143
```

Escribo -123 en exceso

```
  1000 0000     128
- 0111 1011   - 123    el -123 en exceso es 0000 0101
  0000 0101       5
```

Clase 3

Representación de nº en pto flotante permite mover el rango y representa nº IR extremada' pequeños o grandes

976000 000 000 000 $9,76 \times 10^{\boxed{14}}$ → Exponente $\pm M . B^{\pm E}$

↓ Mantiza

exponente | mantisa

El rango de representax estará dada por
Mínimo número −:
Máximo número −:
Mínimo número +:
Máx. nº +:

Mantisa fraccionaria: La mantisa en vez de interpretarse como un $\mathbb{Z}$, se toma como un nº real c/ el pto decimal implícito a la izquierda de sus bits.

Mantisa de forma normalizada Evita tener multiples representaciones de un mismo número. La normalizax consiste en hacer que su 1º dígito tenga valor 1.
La desventaja es q' no se podrá representar el 0.

Bit implícito: si no lo almacena puedo adicionar un bit en la mantisa

Error absoluto: diferencia c/ el nº representado y el valor a representar
· $EA \leq$ Resolux /2
· Error relativo = EA / nº a representar → Muestra la medida de error de un nº.

Ej: balanza
> valor, < error
< valor, > error.

? rangos mantisas

Estandar IEEE 754: convenx: ambos usuarios de acuerdo p/ una representax Elige una norma
Mantisa: fraccionaria normalizada, c/ coma dsp del 1º bit.
Exponente: expresado en exceso $2^{n-1}-1$

	Simple	Doble presición
Bits en signo	1	1
Bits en exponente	8	11
" en fracción	23	52
Total bits	32	64
Exponente en exceso	127	1023
Rango de exponente	−126 a +127	−1022 a +1023
Rango de nº	2^{-126} a 2^{128}	2^{-1022} a 2^{1024}

1 | 8 | 23 Simple
1 | 11 | 32 Doble

Ejemplos

1º
3F800000 = 0011 1111 1000 0000 0000 0000 0000
01111111 = en exceso a 127: 0.
$+1,0 \times 2^{0} = 1$

2º
C0066666: 1100 0000 0000 0110 0110 0110 0110 0110
1000 0000 = 128 en exceso a 127 = 1
$-1,05 \times 2^{1} = -2,1$

Casos especiales:
E = 255/2047 M/0 → NaN
E = 255/2047 M = 0 → Infinito
E = 0 M = 0 → Cero
E = 0 M/0 → Denormalizado

Operaciones en punto flotante

Suma debemos igualar exponentes p. 0001 1010 1101
Ejemplo q: 0000 1001 1111

Subimos en 1 al exponente p → p: 0001 1010 1110 q: 0000 1001 1100

Deberíamos hacer un corrimiento

El [illegible] es 0011 1110 1110.

En IEEE. Si [illegible] en 1 el exponente, corre mantisa a la izquierda

IEEE 754 estándar de aritmética en coma flotante. El estándar especifica cómo deben representarse los nº en coma flotante c/ simple o doble presix. y tmb. cómo deben realizarse las op. aritméticas c/ ellos.

Emplea mantisa fraccionaria y en representax signo magnitud, sin almacenar el 1° dígito, q' es = a 1. El exponente se representa en exceso, q' en este caso no se toma como 2^{n-1} sino como $(2^{n-1})-1$.

Simple presix: el estándar IEEE-754 p/ la representax en simple presix en coma flotante exige una cadena de 32 bits. El 1° bit es p/ el signo, los sig 8 son del exponente y los restantes 23 son la mantisa.

- La mantisa es fraccionaria normalizada, c/ la coma dsp del 1° bit q' siempre es 1,
- El exponente se representa en exceso

Doble presix: cadena de 64 bits. 1° bit del signo. 11 bits del exponente y los restantes 52 son la mantisa.

El El implícito está a la izquierda de la ,

ROM: read only memory. Memoria de solo lectura q' almacena instrucciones y datos permanente'

Clase 4: circuitos lógicos combinacionales y secuenciales

Circuitos combinacionales: conjunto de puertas interconectadas cuya salida es fx solo' de la E de ese instante. La aparix de la E viene seguida inmediato' de la salida, c/ retardos de las puertas.

Cada puerta tiene 1/2 E y 1 S. Cuando los valores de E cambian, la S tmb. aparece casi instantánea' retrasada solo x el tiempo de propagax de la señal a través de la puerta. (retardo de puerta) Única' dependen de E

Ej: multiplexor de 8E/canales: muchas E y 1 solo S.

- Multiplexor: conecta varias E c/ una S. En un momento dado se selecciona 1 de las E p/ q' pase x la S.

Circuitos secuenciales: los circuitos combinacionales proporcionan fx esenciales de un computador digital. Sin embargo, excepto p/ la ROM, no proporcionan memoria o info de estado. P/ estos últimos, se usa una forma de circuitos lógicos + complejos. La salida actual de un circuito secuencial no solo depende de la E actual, sino tmb. de la historia pasada de E. La S actual depende de la E actual y el E actual del circuito. Dependen de E y historia

Definix concreta dispositivos de 2E q' sirven p/memoria de op [illegible]

- Biestables o flip-flop: la forma + sencilla de un circuito es un biestable. Hay muchos tipos pero todos ellos comparten 2 propiedades.
  - El biestable es un dispositivo c/ 2 E. Está en uno de 2 E, en ausencia de E, recordando el último E. Entonces, el biestable puede funcionar como una memoria de 1 bit. Activado por nivel o x flanco.
  - El biestable tiene 2 salidas, son siempre complementarias. Denominadas

FLIP-FLOP SR el circuito tiene 2 E, S(set) y R(reset) y 2 S: Q y $\bar{Q}$. y consiste en 2 puertas NOR conectadas x retroalimentax

NOTA



Set: fija → poner a 1

Reset: limpia → poner a 0

	S	R	Q	Q̄
Ajusta	1	0	1	0
Memoriza	1	1	Memorizar, vuelve al E q' tenía	
Limpia	0	1	0	1
Memoriza		1	0	E anterior
	0	a	Indefinible	

FLIP-FLOP D: un problema c/ los S-R es q' la condic S=1 ∧ R=1 debe ser evitada. Una manera de hacerlo es permitir una única E.



D	Q	Q̄
0	0	1
1	1	0



Su S es siempre = al valor + reciente aplicado a la E.

FLIP-FLOR JK: todas las combinaciones de val. de E son posibles.



Q	J	K	Q
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1 → Da valor contrario al [illegible]



J = set a 1

K = clear a 0

Si J ∧ K = 1, la fx se llama conmutar: la salida se invierte.

FLIP-FLOR T = q' JK pero con una sola entrada. Toggle = lo contrario

Q	T	Q
0	0	0
0	1	1
1	0	1
1	1	0

Registros: se forman a partir de biestables de tipo D conectados en cascada. Un R con N biestables almacena N bits.

Son circ. sincrónicos y los biestables gobernados por el mismo reloj.

Hay 2 tipos de registros: almacenamiento y desplazamiento

- Registro de almacenamiento: D(D0, D1, D2, D3) Dato a escribir
  $Q = (Q_0, Q_1, Q_2, Q_3)$ dato leído

- " desplazamiento circuitos sincrónicos q' cuando se activan, desplazan sus bits de los biestables "hacia dcha" y "hacia izq"

Se clasifican en
- E serie S paralelo
- E serie S serie
- E paralelo S paralelo
- E " S serie
- Registros universales

E/S serie: Entra/Sale un bit en cada pulso de reloj.

E/S paralelo: Entran/Salen todos los bits del dato en el mismo pulso de reloj

Contadores: un contador de N bits se implementa usando N biestables T.

Se clasifican en
- Asincrónicos ∧ sincrónicos
- Ascendentes y descendentes
- Módulo N

Clase 5 Ciencia: tratamiento ┬ Racional ⟶ Informax
                              └ Automatico

↓

Analisis
Resolux
↓ Usando
Computadoras

Software: programa, instrucciones
Lógico equivalentes
Hardware: flexibilidad y velocidad

Computadora: maquina (sin inteligencia propia), digital, sincrónica (opera c/señales), calculo numerica y logico (modifica D de E), controlada x un programa (hace q' opere de manera automata) q' se almacena en una memoria y se comunica c/ el exterior.

Arquitectura y organizax

Arquitectura: atributos visibles al programador. ¿Existe la instrux de multiplicax?
Organizax: como son implementados los atributos. ¿Hay una unidad de multiplicax o se hace mediante la suma?

- Toda la familia Intel x86 comparte la misma org. básica.
  Parte de [illegible] diseño = ; se le van agregando [illegible]
- La flia IMB system 370 comparte la org. básica.

} ·Brinda compatibilidad de código.
·Surgen nuevas versiones p/ modificar limites del anterior
·Org. cambia c/ versiones.

Estructura y fx

Estructura: modo en el cual se relacionan los componentes individuales e/ sí.
Funcion: operax de los componentes individuales como parte de la estructura

- Procesamiento de D: manipular y transformar
- Almacenamiento ": e Instrux
- Mov. de D: del usuario a la comp. / S. de D al usuario.
- Control.

UC = controla todas las fx q' hace la PC: controla funcionamiento de componentes, lee e interpreta inst, control del flujo de D hacia y desde CPU
ALU: circuito combinacional q' realiza op. aritmeticas y log.
Registros: posiciones de almacenamiento de ↑ velocidad.

7.

Visión funcional de una computadora



1
Sist. de transferencia de datos
2
Mecanismo de control
3
RR de almacenamiento de datos
4
RR. de procesamiento de datos

Ej. ·Almacenamiento: descarga de Internet a disco. 1→2→3
·Procesamiento de/hacia almacenamiento 3→2→4
·" desde almacenamiento a E/S (impres) 3→4→1

Estructuras

·Nivel superior.

Perifericos
↕
Computadora
↕
Lineas de comunicax

1. CPU	Manipula y transforma datos y controla el funcionamiento
2. Memoria ppal.	Almacena instx. y D.
3. Sist. interconex	Da comunicax e/ CPU, MP y E/S
4. E/S	Mueve datos desde y hacia el exterior

Computadora

·CPU

1. Registros	Almacenamientos de rápido acceso
2. ALU	Hace calculos y controla CPU
3. U. de control	Toma decisiones p/ ejecutar programas
4. Interconex CPU	Une elem. del CPU

CPU

↳ Bus D, direx, control

·Unidad de control

1. Decodificadores y registros 2. Lógica de secuenciamiento 3. Memoria de C.	Toman info. de inst., las órdenes q' deben hacer Inst. del programador, se envian por la L y de s p/ fx de la computadora.

U.d.C.

1° generacx: ENIAC (Electronic Numerical Integrator And Computer)

Surgió como necesidad en la guerra p/ elaborar tablas de trayectoria de misiles.

Comenzó a construirse en 1943 y terminó en 1946. Tenía un sist. decimal.

Tenía 20 registros de 10 dígitos. Se programaba manual' por llaves. 17408 tubos al vacío (válvulas ON/OFF como llaves), 500 sumas/s, 300 multix/s.

Modelo de Von Neumann: es un modelo conceptual q' muestra cómo funcionan los computadoras

x Múltiples accesos, único bus.

Limitax de velocidad



1- Intercambio c/ humano y mundo digital. Mediante donde se introducen datos e inst.

2- Almacena D e I. (RAM/ROM)

3- Controla a todo el sist.

4- Se obtienen los datos de los programas ejecutados.

5- Conectado c/ todos pq' se alimentan a la ALU.

Arq. de PC compuesta x M ppal, CPU, E/S, Sist. interconexión

U. datos: tamaño fijado p/ el bus e/ CPU y memoria.

Características del modelo
- Uso sist. binario: simplifica la implementax de funciones y disminuye fallas.
- I y D residen en memoria: ejecux del programa secuencial', > velocidad.
- Memoria direccionable por localidad, sin importar el dato almacenado.

Concepto de programa.

Antes

Datos → Secuencia de funciones aritméticas/lógicas → Resultados

Programax en hardware: cuando cambiamos las tareas, debemos cambiar el hardware.

Buffer memoria de almacenamiento temporal q' transfiere D e/ U.

Ahora

↓ Códigos de instrucción

Intérprete de instrucciones ↗ Que tiene q' hacer paso a paso.

↓ Señales de control

Datos → Funciones aritméticas y lógicas → Resultados.

Programax de software: en cada paso, se efectúa alguna operax sobre los D.

- Para cada paso se necesita un nuevo conjunto de señales de control
- Las instrucciones proporcionan señales de control
- Aparece un nuevo concepto de programax (cambiar instrucciones p/ <> tareas)
- No hay q' cambiar hardware

Programa, definic:
- Secuencia de pasos
- Se hace operax aritméticas o lógicas en cada paso.
- <> señales de control se necesitan p/ c/ operax
- La UC saca info. de c/ instrucción.

Señal de control: señal q' produce el controlador p/ modificar la variable controlada de tal forma q' se disminuya o elimine el error

Máquina IAS (Institute of Advanced Study)
- Memoria de 4096 palabras de 40 bits.
- N° en binario
- Almacenaba 2 inst. de 20 bits.
- Set de registros. (Almacenamiento en CPU)
  - Reg. Buffer de memoria (MBR) contiene palabra a [illegible]
  - " direcciones de memoria (MAR) o recibe palabra de [illegible]
  - " instrucción y buffer de instrucción.
  - " contador de programa (PC)
  - " acumulador y multiplicador/cociente AC MQ.

IBR: almacena temporal' la inst. en la parte derecha de una palabra.

1000 posiciones de almacenamiento llamadas palabras de 40 bits c/u

1 bit signo, 39 de valor 0 2 instr de 20 bits c/u.

UC de IAS mediante captax de instrucciones en la memoria.

NOTA

MBR (registro de arranque principal) sector del disco duro q' identifica dónde está la. Direc q quiero accesar; participax activa y ejecuta esa acción. Contiene palabra leída + reciente.

MAR (registro de direcciones de memoria) dirección del dato q' se quiere leer o escribir

IR (registro de instrx) almacena la instrucción q se está ejecutando.

PC (contador de programa) indica la posx donde está el procesador en su secuencia de inst.

AC (acumulador) registro donde se almacenan temporal' rdos. aritméticos y lógicos.

MQ (reg. cociente multiplicador) reg donde se coloca el multiplicador p/ la multiplicax y donde se forma el cociente p/ la división.

Máquina UNIVAC 1 (Universal Automatic Computer 1) · 1° PC comercial
- 1° en usar compilador p/ traducir idioma de prog a máq.
- Decimal c/ 12 dig. x palabra
- Sist. de cintas magnéticas
- Procedimiento de comprobax de errores.
- Tecno de válvulas de vacío

MBR y MAR: reg de acceso a memoria, necesarios p/ L/E de memoria.
R. acceso

IBM
- Tarj perforadas
- 1953: 701 1° PC c/ prog almacenados
  Uso científico.
- 1955: 702 → aplicax de gestión
- 1° serie 700/7000

2° generax transistores
- Cambio tubos de vacío.
- + pequeños y baratos
- Menos calor
- Disp. de E sólido
- Introduce leng. programax + n.v.

↳ [illegible]

3° generax circuitos integrados (conj. de transistores)
- Pequeña escala: + de 100 componentes
- Media ": 100 - 3000 componentes
- Gran ": 3000 - 100.000 "
- Muy gran ": 100.000 - 100 millones de componentes.

Microprocesador: conj. de componentes

Serie IBM 600
- Instrucciones similares
- E/S similares
- > velocidad, memoria, precio
- Elevado n° de puertos.

DEC PDP-8
- 1° minicomputador
- No necesitaba aire acondicionado
- Apps. incrustadas
- Estructura de bus

* Además de comp. se fueron desarrollando memorias.

Memoria semiconductora
- 1970
- 1° memoria de 256 bits
- Capac. duplicada x año.
- Lectura no destructiva

Lectura del almacenamiento q' lee de en RAM y permanente'

Microprocesador: Intel
- 1971 4004: 1° microprocesador de 4 bits
  Todo el CPU en un solo chip
- 1994: 8080 1° proc. de uso genérico.

Interconexión de un sist. de cómputo: formado x CPU, Memoria, E/S. Líneas q conectan computador. ↑ Elem. electrónicos q' interactúan e/ sí. y conectan diversos módulos



- Muchas conexiones, independientes e/ dispositivos



- Conexión mediante un medio compartido.
  + simple, requiere de arbitraje mediante un multiplexor. p/ evitar colisiones.

Bus: Tiene conexiones independientes y de rápida' comunicax. Es un camino de comunicax q' conecta 1 o + dispositivos. Requiere de posicionamiento.

Bus serie: datos enviados bit a bit. Bus paralelo: bits enviados al mismo tiempo.

+ ancho de bus = + info viaja.
- Transporta datos
- No hay dif. e/ dato y I
- Ancho determinado de las prestaciones
- 8, 16, 32, 64 bits.

Little-edian: almacena bit - peso en la direc + baja

Big edian: almacena bit + peso "

Interconex a través de un bus


CPU
ALU, UC, Reg
Memoria
E/S

Bus de D: bidireccional (lectura y escritura)
Bus de direcciones unidireccional
Bus de control bidirecc.

Direc: si el bus es compartido, c/ elem debe tener identidades llamadas direcciones
La direcc. identifica una celda de memoria en la q' almacena info.

Bus de datos: transporta datos e info. relevante.
" direcciones: Identifica la dirección de memoria del dato en tránsito.
Ej. 8080 tiene un bus de 16 bits dando un espacio de direcc. de 64K. ≠ 64KB. Esto tiene q' ver c/ la cant. de celdas, no con la capac.
"El tamaño de celda viene dado por el bus de D"
" de control: gobierna el uso y acceso a las líneas de D y de direcciones.
Señales de escritura/lectura de memoria o E/S
" de selec o habilitar
" reloj.
" pedido o interrupx.

Componentes del hardware dedicados a cada fx.

E/ teclado, mouse, joystick   S/ Monitor, impresora   Procesamiento CPU, memoria
Almacenamiento Memoria, discos, cintas, CD, DVD.

CPU - ALU


Z, C, N, V
A
B
ALU
Fux

Rtdo. Instrux almacenada temporal' en el reg. IR

10

CPU "mejorada"


Z, N, V, C
A
B
ALU
Rtdo
PC
Control/temporizador
IR


Z, C, N, V
CPU
D0
D1
D2
D3
D4
DC
R de datos
ALU
Control y temporizador
IR
A0
A1
A2
A3
A4
A5
3°
Bus interno
Bus direcciones
MAR
2°
MBR
2°
Bus direcciones datos

1° Reg. de prop gral. como si fuesen memorias pero + rápidos
CPU interactúa mediante reg ocultos.
2° Registros conectados a los buses.
3° Reg p/ direcciones.

Clase 6

Ciclo de instrucción: período en el q' tarda el CPU en ejecutar una instrucción.

Procesamiento de instrucciones
- Búsqueda: leer en memoria a las inst.
- Ejecux: s/ inst. puede implicar varias inst.

Ciclo de instrucción
- Ciclo de búsqueda: procesa la instrux a partir de la palabra de inst, contiene el código de op y operando
- " ejecux: datos transferidos c/ CPU y E/S, proceso de datos.

Código cargado en IR, direc en MAR. Uso direccionamiento indirecto. Código en IR, se busca ciclo de ejecux

Ciclo de búsqueda y ejecux: 1. La CPU busca una instr en memoria.
2- El PC contiene la direx de la sig. inst. a buscar
3- Luego de buscar la instx, incrementa el PC p/ la sig. instx.
4- La inst. buscada se carga en el IR (Inst. de forma binaria q' especifica acción
5- El CPU interpreta y lleva a cabo acción

Clases de instrucciones:
- CPU - memoria: d. transferidos e/ mem. y CPU (lectura o escritura)
- " - E/S: " e/ CPU y E/S
- Proces de D: CPU hace op. aritméticas/lógicas en D.
- Control: altera secuencia de ejecux de instx.

Diagrama de E


Intercambio CPU y memoria
2
5
8
1
3
4
6
7
Op interna CPU

1° Cálculo dirección instrucción: determina la direx de la inst. a hacerse IAC
2° Búsqueda instx: lee inst. de su posx de memoria a la CPU IF
3° Decodificax de inst: analiza instx p/ determinar la op. a realizar y operandos a usar
4° Cálculo direx op: si op implica referencia a un operando en memoria o e/s, se determinará direx.
5° Búsqueda operando: busca op en mem o e/s
6° Op sobre D = ejecuta instx
7° Cálculo direx rtdo.
8° Almacenamiento rtdo.

Lenguaje assembly: lenguaje p/ comunicax e/ humano y máquina mediante código. El programa q' entiende este código será un ensamblador.

Clase 7

Elementos de una instx de máquina.
- Código de operax: especifica código a realizar
- Referencia del op. fuente: establece dónde se encuentra el operando.
- " " op. rtdo: dónde almacena rtdo.
- " sig. op.: le dice al CPU dónde buscar sig. op. inst. dsp. de la inst. anterior.

Op. fuente y rtdos en: memoria, registro de CPU, dispositivo E/S
Tamaño inst: fijo / variable

11

[redacted] una instx está representada c/ una secuencia de bits, llamado formato de instrucción. Se utiliza una representax simbólica. Se representan mediante abreviaturas llamadas mnemónicos.

origen destino
Cód. opx. Referencia al op. Ref. al op.

Ej: MOV reg1, memoY
Valor de memoY a reg1

[redacted]
Procesamiento de datos: op. aritmética y lóg.
Almacenamiento ": tras. D del sist.
Instrucciones E/S: " e/ comp. y mecanismos externos.
Control

[redacted] Varía s/ S.O.
- Máquina 4 direx: 2 direx p/ op, 1 p/ rtdo, 1 p/ próx. instrucc.
  Add , Dir Rtdo , Op1 , Op2 , Dir Próx Inst.
  Muchos campos. + espacio y longitud.


Memoria
CPU
Op1
Op2
+
Rtdo.
Próx inst.

24 bits, inst.

- Máquina 3 direx: Add , Dir Rtdo , Dir Op1 , Dir op2
- Direx próx instrucción en PC


memoria
CPU
Op1
+
Op2
Rtdo
PC
Dir próx inst
Próx inst

- Máquina 2 direx. Add , Op1 , Dir Op2
  - Mueve Op1 a reg temporal
  - Menos direx p/ poner rtdo.
  - 48 bits.


memoria
CPU
Dir Op1
Op1 rtdo
+
Dir Op2
Op2
PC
Dir prox inst
Dir Prox inst
Prox inst

- Máquina 1 dir. Add, Op1
- Reg en CPU (Acumulador)


memoria
CPU
Dir op1
Op1
+
Acumulador
PC
Dir prox inst
Próx inst

Ejemplo a = (b+c)*d-e

	3 direx	2 direx	1 direx
	add a,b,c	mov a,b	add b
	mul a,a,d	add a,c	add c
	sub a,a,e	mul a,d	mul d
		sub a,e	sub e
			store a ← Almacena acumulador a memoria

Diseño del conjunto de inst.: Modo q' el programador controla CPU

Tener en cta:
- Tipo operac. cual y cant.
- Tipo O: identificar de O necesarios p/ llevar a cabo inst.
- Formato longitud, n° direc, campo
- Reg. cant. q' puede referenciar.
- D.r. forma de especificar d.r. y modos.

Si tiene ortogonalidad, será + fácil su uso.

Tipo operac: transferencia (mov, load, store), add, sub, inc, dec, mul / and, or, xor, not / conversor / in, out / salto, bifurcac. / control del sist. usado.

Tipo de datos: direcciones / N, p. fijo / flotante / ASCII, BCD / Datos lógicos.

Modo de direccionamientos: maneras de especificar un operando dentro de una instr. en lenguaje ensamblador.

Se usa el modo de direc. p/ simplificar bits.

1° método: si un op se usa varias veces, se coloca en un reg.

2°. especificar op. implícito

Modos: inmediato - directo - por reg - indirecto por memoria, indirec. por registro, por desplazamiento, del stack.

Inmediato: operando.
- Usado p/ constantes
- Apa. x n° mágicos
- operando limitado < campo.

Directo: Direx → operando

Espacio limitado de direc < el campo

P/ variables globales.

X registro: Dir reg → Operando (reg)
- Uso - bits
- Pocos Reg y RR presiado

Indirecto x registro: reg. → Dir reg (reg) → operando (memoria)

Llamado apuntador

Combina directo e indirecto.

3 modos de direccionamiento

Indirecto por memoria: Dir 1 → Dir 2 → Op (memoria)
- - bits.

Se apunta a direc c/+ bits

Múltiples accesos a memoria

+ Almacenamientos

Por desplazamiento/relativo - acceso a memoria



Desplazamiento

Combina directo e indirecto mediante registros. Uso PC.

Direx de inst. se suma al campo de inst. p/ hallar direc. efectiva

Registro base

El registro referenciado contiene una direc de memoria y el campo de direc. tiene un desplazamiento

Indexado: se direx la memoria c/ un reg. Se calcula sumando el campo de operando + un desplazamiento. Uso un reg llamado índice. el reg. ...

Del stack: Arreglo lineal de localidades de memoria. Lista donde último en entrar, 1° en salir. Tiene un registro apuntador cuyo valor es la direx tope de pila. Asociado c/ a c/u uso reg. apuntados

Pila: forma alternativa de direccionar memoria. Siempre se opera c/ su cabecera.*

Puntero: decrementa o incrementa s/ si se añade o elimina un elem.

Clase 8:

Registro reduce el acceso a memoria y reduce el tiempo.

Último en entrar 1° en salir. Stack

* Direc. ... lo decrementa al añadir, incrementa al ...

Organizar de registros? — **Visibles al usuario**: permiten minimizar referencias a mem. ppal.
└ **R. de control y E: usados** x la UC p/ controlar la op. de la CPU

No hay separar definida.

R visible al usuario: referenciados por lenguaje de máquina; puede haber restricciones en los registros p/ el usuario.

- Propósito gral: pone lo que quiere
- Datos
- Direc.: solo p/ direcciones (segmento, índice, pila)
- Códigos de condix: banderas. Bits como stdo de operax.

Nº de registros:

- > nº reg. + bits p/ especificar inst.

Afecta tamaño de instrux.

Pocos reg = + referencia a memoria

E/ 8 y 32 registros, + no hay mejora.

Longitud

- Direx: ser capaz de almacenar direc + grande.
- De d: habilitados p/ almacenar la mayoría de D.
- Algunas máquinas permiten 2 reg contiguos como uno solo.

Bits de condix: no son alterados x el programador.

R. de control y E usados p/ controlar op. de CPU. Hay 4 esenciales.

PC - IR - MAR - MBR → Usados p/ transferir D

Organización de reg CPU PII Intel Bit izquierdo: parte alta bit derecho: parte baja.



Reg prop. gral: p/ operandos.
" D
" direccionamiento: p/ acceder a mem. y almacena direx o índices

IR: direx a guardar. PC y banderas.
PC: direx sig. instrux.

Registros de uso gral AX. Acumulador, p/ op de E/S (AH, AL)
BX (BH:BL): registro base, puede ser índice p/ direccionamiento indexado o cálculos.
CX: (CH:CL): registro contador, puede contener un valor p/ controlar el nº veces q un ciclo se repite o un valor p/ corrimientos de bits. Usado p/ muchos cálculos.
DX (DH, DL). registro de D. Algunas op de E/S requiere su uso, y las op de multiplicar y división c/ cifras grandes.

SP/BP usados p/ direx en pila
SP (stack pointer):

↗ Generan direcciones

Registros de segmento CS: registro del segmento del código. Almacena la direc. inicial del segmento de código de un programa. Esta direc. + un valor de desplazamiento en el IP, indica la direx de una op buscada
SS: reg. seg. de pila, permite la colocar en memoria de una pila, p/ almacenar dir y D.
DS: reg. seg. D: direx. inicial de un segmento de D de prog. Esta direx más un valor de desplazamiento en una inst. genera una referencia a la localidad de un byte específico
ES: reg. seg. extra: Asociado al RI (reg índice) p/ manejar direx de memoria, p/ acceder a otro seg. sin modif. anteriores.
FS/GS: reg. extra de proc. 80386 y posteriores.

Alinea en un límite de párrafo. Codifica la direx de inicio de c/ segmento y su direx en un reg. de segm. supone 4 bits a su dcha. Un R. de seg. tiene 16 bits y facilita un área de memoria p/ el direccionamiento del seg. actual

EIP. Apunta a la sig instx a ejecutar del seg de código
EFLAGS: contiene el E del procesador en un momento dado
Puntero de segmento: registro base segmento.
PC: se actualiza dsp de c/ captar de instrux de memoria. q apunta a la sig. inst.
IR: se carga la instrucción, analiza el código de op. y operand. Intercambio D c/ memoria mediante MAR y MBR.
Puede haber R. adicionales p/ E/S de las ALU

↗ Es un modelo recomendable

No significa q c/u se usa p/ una única fx, pero así es lo + recomendable.

Registros adicionales: SI DI: apuntadores de inst q' recorren arreglos o tablas.
BP SP: apuntadores de memoria en pila o stack
E: r. de 32 bits.

Org. registros CPU Motorola 68000



- 8 reg de 32 bits de D
- 9 reg. de direc
- 2 stacks.

Instrucciones-Intel: formato de instrux: descrip en bits de una instrux.
Forma: instrucción, destino, fuente. → Son 2 operandos, c/u especificado por modo, el otro op es un reg. del CPU.
Llamado: mem: especificar de una direc. de memoria
reg: reg. del CPU inm: dato inmediato.

Ej: inst. mem, reg reg, reg mem, inm.
" reg, mem reg, inm

Derecho fuente izquierda destino. Un dato se almacena en el destino.

Inst. Intel 8086. Direccionamiento por registro
- ADD AX, BX → AX = AX + BX
- MOV AL, CH → AL = AH
- ADD AL, AH → AL = AL + AH
- SUB AX, BX → AX = AX - BX

% = binario
nada = decimal
" inmediato ~~35AEh~~ ← hexadecimal
- ADD AX, 35AEh → AX = AX + 35AEh
- MOV AL, 3Fh → AL = 3Fh
- ADD AL, 15 = AL = AL + 15
- SUB AX, 1234h → AX = AX - 1234h.

Directo
- ADD AX, [35AFh] → AX = AX + cont. dir. 35AFh y 35B0h.
- ADD AL, DATO → AL = AL + cont. DATO
- MOV CH, NUM1 → CH = contenido num 1.

X registro
- ADD AX, [BX] → AX = AX + dato contenido en direx de BX y la q' sigue.
- MOV [BX], AL → dato de la direc BX = AL

Dir. base + índice.
- MOV CX, [BX+SI] → CX = dato almacenado en BX+SI y la sig
- MOV [BX+SI], CX - BX+SI = AL

Relativo x reg
- MOV AL, [BX +2]: AL = dato en BX +2
- MOV [BX +2], AX → [BX+2] = AL

Relativ. base + índice
- MOV AL, [BX ,SI +2] = AL = dato a direcc. BX + SI + 2.
- MOV [BX+SI+2], AL.

Formato de instrucción: criterios de diseño: Inst. cortas v largas (- tiempo, inst. simples/bits depend
- Nº bits/seg
- Veloc. proc. / memoria
- Inst. cortas: parece + rápido el proces.
- Bits sufic. p/ expresar op.
- Dejar bits p/ el futuro.

Clase 9 Veloc. procesador: duplica c/ 18 meses las inst. ejecutadas / seg.
Tamañomemoria: cuadruplica c/ 36 meses
!! Genera desequilibrio. P/ equiparar brecha, se usan <> memorias rápida y cara como reg. o lenta y barata como discos.

Jerarquía mem
Registros ← Usa SRAM
Caché
M. ppal
Discos
CD, DVD

↑ Cara, + pequeña, + rápido, > frec de acceso
↓ lenta pero barato.

JM: p/ el obj. de gran capac, reducido acceso y precio ↓

Características de memoria

Durac info
RAM: volátil
Discos/cintas: no volátil
ROM/EPROM: permanente

MdD
Mem ppal: acceso x palabra
Discos/caché: x bloque

Velocidad
• Mem. ~~semiconductoral~~ semiconductora
Tiempo acceso: tiempo d/ inicio de op. hasta obtenx D. 2 op.

Métodos de acceso - Forma q' accede a memon.

Tiempo = a/ direcciones. Aleatorio: tiempo p/ acceder a una locax dada es independiente de los accesos ant.

Tiempo ciclo: tiempo min ~~e/~~ inst. + ciclos, > t. acceso.

Tiempo Variable ← · Secuencial: acceso en secuencia lineal específico - Mem. magnético:

· Directo: los bloques o reg tienen una * direx única basado en locax física, div. en bloques.

Tiempo acceso: posix cabezal + latencia + lectura

V. transferencia: byte/seg.
↳ veces q' gira el disco.

· Asociativa: se asocia contenido c/ celda.

* 1° el cabezal se ubica cerca de la ubicación. 1° va a la pista y luego búsqueda secuencial sobre la pista. Tiempo Variable.

Memoria de acceso aleatorio RAM (Random Access Memory). Se puede acceder a cualquier celda sin importar posix.

SRAM: basada en FF (estático)
DRAM: (dinámico) basada en capacitores (Almacena D como cargas eléctricas)

DRAM: almacena + info, pequeña, barata, lenta. Hay q' refrescarla x tendencia a descargarse x ausencia de [illegible] de [illegible]
SRAM + rápida, p/ caché

Organizox. elem. básico de memoria semiconductora: celda de mem. como está compuesta la memoria

Celdas
- Biestable: representa 1 y 0.
- Se puede escribir en ellas.
- Se pueden leer.

C/u tiene 3 terminales: selex, control, E/lectura
- selex → Selecciona celda de mem.
- control → Indica si es L/E.

· Una mem. de 1 bit. la implementamos c/ FF y armamos reg de n bits.
P/ mem + grandes, requiere <> arg.

La tarea df de [illegible] c/la causa y efecto de algo

Organizox chip: C/ chip contiene un arreglo de celdas de memoria
En mem. semicond. se emplearon 2 enfoques: 2D y 2 1/2 D.

2D · Organizado en 2^w palabras de B bits c/u. C/ líneas horizontales q' se conecta a c/ posix de memoria, selex un renglón.
· Líneas verticales conectan c/bits a las salidas.
· El deco. q' está en el chip tiene 2^w salidas p/ a E. (bits bus direx).

Matriz 2^n filas y m columnas. 2^n n° palabras chip y m n° bits de c/ palabra

2D 1/2 · Arreglo cuadrado. Filas = n° palabras / Columnas: longitud.
· Bits de = palabra disperso en chip
· Direx div. en 2 partes: 1° selex renglón, 2° selex columnas.

Comparox: 2D: bits en el mismo chip. Largo, n° grande de palabras de pocos bits. C/ línea de selex de palabra tiene q' tener un manejador y conectarse al decodificador. Ocupa mucha superficie. Dificulta el uso de los circuitos correctores de error.

2 1/2 D: los bits de una misma palabra estarán en <> chips.
El 2 1/2 D al estar los bits dispersos en <> chips, hay < probabilidad de error.
Filas y columnas reducen complejidad del deco.

Problemas 1) C/ módulo cubre el espacio de direccionamiento requerido, pero solo cubre parte de palabra
2) Longitud de palabra es deseada, pero módulos sin capac. deseada.
Solux. cubrir rango de direx c/ módulos de mem. en serie. C/ mod. en direx <>

Nueva tecno RAM
DRAM: sigue =
Enhanced DRAM: contiene pequeñas SRAM. SRAM guarda la última línea leída.
Cache DRAM contiene SRAM + grande. Usado como caché o buffer.

Synchronous DRAM compensa lentitud DRAM
Acceso sincronizado c/ reloj externo. Presenta direc en RAM, RAM encuentra D.
Mueve D en tiempo de reloj.
CPU hace otra cosa mientras espera

Clase 10 Memoria caché: las CPU son + rápidas q' mem.
↑ de circuitos de un chip: · CPU lo usa p/ hacerla + veloz
· Mem. p/ ↑ capac.

Así se generó una brecha e/ la emisión de lectura y el recibimiento de la palabra
En todo ciclo de inst. se accede a memoria al menos una vez, p/ buscar la inst. y operandos. La velocidad de ejecux del CPU se limita x el tiempo del ciclo de mem. No es un problema tecnológico, sino económico
La solux fue combinar memoria rápida c/ lenta.

La mem. caché tiene 2 principios 1° Principio de localidad espacial de referencia
Cuando se accede a una palabra, es probable q' el próximo acceso sea en la vecindad
2° Ppio de localidad temporal de referencia
Es probable q' se vuelva a acceder a una misma posix

Localidad espacial: sustentado en ejecux secuencial de código, acceso a E. como matriz/pila, tendencia a hacer próximas las variables relacionadas.
Localidad temporal: sustentado en formax de ciclos o bucles, subrutinas, pilas

Caché: la idea es q' cuando se hace referencia a una palabra, ella y alguna de las vecinas se trae de la mem. grande, p/ q' en el sig acceso la palabra buscada se encuentre en el caché. La ventaja es q' la próx. ya se encuentra en la caché rápido

Aciertos y fallos: · Efectividad expresada mediante frecuencia de aciertos.
Acierto de caché: cuando los D necesitados x la ~~[illegible]~~ CPU está contenido en la caché.
Fallo de caché: D buscado no se halla en el caché y debo buscarlo en mem. ppal.

* Lectura: un flujo eléctrico crea un campo magnético.
* Bandas vacías: espacio e/ pistas p/ minimizar E.

16

Caché L1 y L2 Hay 2 niv $^{o\,+}$ de caché.
Ej. p/ q' sea + eficiente conviene mejorar el 90% acierto
Porcentaje de aciertos: 90% (L1)
" fallos: 10% (L2)
Si no se encuentra en L1 o L2, nos dirigimos a la mem. ppal.
Se va descartando en cascadas

Memoria externa ≠ interna/ppal
Varias dif. ↳ Tratados como periféricos. ↳ Alcanzable mediante buses

Tipos mem. externa · Discos magnéticos
· " ópticos: CD-ROM, CD-R, CD-RW, DVD
· Cintas magnéticas.

Discos magnéticos: formados por platos, tienen una superficie de aluminio cubiertos c/ óxido de hierro (material magnético).
El Al fue reemplazado x vidrio pq' dilata menos y tiene una sup. + lisa x lo tanto evita > cant. de defectos.
Ppio físico: pequeñas áreas del disco son magnetizadas en <> direcc. por un transductor (disp. q' transforma energía de E en otra energía de salida)
Debe haber un mov. e/ disco y el transductor al momento de L/E
Mecánica de L/E: La L/E se realiza mediante una bobina
El cabezal es estacionario y el disco gira. Los 1 y 0 son almacenados mediante magnetizax. Al Escribir se requiere + energía q' al leer.
Organizax de D: Los platos contienen anillos concéntricos llamados pistas q' se divide en sectores.
Pistas: hay espacios e/ pistas. Si se reduce, ↑ la capac. S/ proximidad de la pista, habrá > o < densidad de velocidad.
Lo mínimo q' ocupa un disco es un sector.
Bloque: + de un sector.
Velocidad angular constante s/ tamaño de sectores de pista varía s/ distancia c/ [illegible]

Un n° ZL de sectores se ~~lee~~ graban en una pista

El sector es la unidad de transferencia de/hacia del el disco. Cuando se lee algo, lo mínimo q' se lee es un sector

Cilindro: pistas q' tienen la misma posic relativa en el plato.

Estructura de sector

10 bytes	512 bytes	12 bytes
Encabezado	Datos	Código de errores

Encabezado: info. p/ sincronizar lectura e identificar sector

D:

Cod. E: info. p/ detectar y/o corregir errores.

Características posibles

Cabeza fija: c/ pista tiene su cabezal, > componentes, + rápido.

Disco fijo: 1 solo cabezal, + lento, - componentes, - frágil

1 o 2 platos.

Mecanismo de cabeza: • Contacto: - vida útil, la calla.
- Distancia fija: evita q' se toque cabezal c/ disco, + vida.
- Aerodinámico: el disco se acerca o aleja del cabezal. ≥ campo magnético.

Estructura de un disco

Múltiples platos, hoy 1 cabeza < caro. Pistas alineadas forman cilindros. De esta forma de almacenamiento, reduce mov. de cabezas, ↑ vel. de r/o. D no están cerca en proximidad, sino en cilindro. Relacionados.

Velocidad de giro de disco.

Medido en velocidad angular constante - CAV (rpm),

Un bit + cercano al centro gira + lento q' un bit en el extremo. Los bits ocupan <> espacio en <> pistas. En L/E se requiere solo mover la cabeza hasta una pista y esperar el sector.

[illegible] determina la velocidad de transf. de D (bits/seg).

NOTA

Cap 5: memoria externa

Tiempos: Tiempo de seek/búsqueda: mover al cilindro/pista correcta

" latencia: esperar q' pase el sector por la cabeza

Tiempo de acceso: t. seek + t. latencia

Tiempo total = tiempo acceso + t. transferencia de D.

Capacidad del disco: cálculo

Capacidad: bytes/sector × sectores/pista × pista/superficie × n° de superficies

Se desperdicia espacio en pistas externas.

Actual' se usan zonas p/ ↑ capac; cada zona tiene fijo la cant. de bits/pista.

Requiere circuitos + complejos/ no todas las zonas son =

Grabar en CAV todas =

" en zonas. + sectores al exterior c/ todas = capac.

Formato: Define cant, tamaño, font de <> campos en c/ pista.

Se puede determinar por hardware o software.

Hardware: tamaño fijo por marcas físicas.

Software: tamaño dtdo. x SO.

Clase 11 Almacenamiento óptico, monitores, impresoras.

beneficio

Raid (Redundant Array of independientes/Inexpensive disks): ~~disco~~ de arreglo redundante de discos baratos.

Conjunto de discos independientes q' funcionan como 1 solo. Hay 7 tipos de organizac

Distribuyen y replican info.

RAID 0: separa datos equitativo' mínimo c/ 2 discos. No protege los datos. Se rompe 1 bloque, se pierde la info. Pero al estar separados, reduce pérdida.

Capac: 4 de 40 GB = 160 GB (equitativo) / 1 de 40 y 3 de 60: 160GB (desperdicio)

*Capac. [illegible]

RAID 1 existe redundancia. 2 discos mínimos. Hay 6 discos lógicos. Físico' hay 12, 6 funcionan de espejo en caso de ruptura

Capac. 2 de 40GB = 40GB xq' son = / 1 de 40GB y otro de 60 GB = 40GB tc [illegible]

RAID 3 Separa, hay paridad. Minimo 3 discos ↑Relac. de igualdad o semejanza.
Capac. 3 de 80GB = 160GB 3° disco almacena paridad.

RAID 5 similar al 3, separa, paridad repartida. Minimo 3.
Capac. 3 de 80GB = 160GB

RAID 6 separa, paridad doble. minimo 4 discos. Capac: 4 de 80GB = 160GB

Combinaciones de RAID
RAID 0 1: separa, redundancia, 4 discos minimos.
Capac. 40 GB: 80GB / 1 de 40 GB y 3 de 60GB: 80GB

CD ROM 1° vendidos en el mercado solo p/ lectura. Luego aparecieron los q' se escribian una unica vez. Era de policarbonato revestido de Al. D almacenados en pits (oyuelos) lectura x láser.

Velocidades tiene vel. lineal constante: + cerca del centro, + velocidad. + alejado: + lento.
Reproduc: 75 sectores/seg.

Capacidad: 2KB/sector × 75 sec/seg × 60 seg/min × 74 min = 666000 KB ≈ 650 MB
Acceso al CD ROM: dificultoso, mover cabeza, velocidad correcta s/ ubicación, lee direc y ajusta a posic requerida

Estructura: 1,2 mm. orden: Etiqueta
Acrílico
Aluminio



Pros y contras Alta capac. al inicio, fácil p/ producir. Removible, robusto, lento, solo lecturas.

CD-Recordable. worm, compatible
WORM = write once, read multiple.
Etiqueta
Aluminio
Plástico policarbonato.

CD-RW borrable, compatible
Se podian regrabar
Etiqueta RW = re-writable
Aluminio
Fases

DVD Digital video disk 1° fue pensado solo p/ peliculas
Se redujo el espacio el pits / habia > capacidad
Multi-capa, ↑ capacidad
S/ onda de laser, se accede a determinada capa.
Simple lado, simple capa (4,7GB)
" , doble capa (8,5GB)
Doble lado, doble capa (17GB)

Dif el DVD blu-ray. Blu-ray > capacidad
Cinta magnetica: disp antiguo. Solo p/ back up actual en bancos o entidades.
Acceso en serie, lento, económico.

MODEM (MOdulador, DEModulador). Disp. convierte d. digitales en señales analógicas q' viaja en cables, ópticas etc.
Modular: montar señal
Demodulador: analógico a digital.
Tasa bits/seg: n° bits enviados x seg.
* Convierte 1 y 0 en tonos de audio
Audio es similar a la voz humana
° baudio: n° cambios de señal por seg. S/ forma de modular
1 cambio puede contener varios bits. Ej teléfono: 2400 N° de 1 o 0 q' cambian

graficos:
Amplitud modulada: frecuencia constante pero + ancha
Frecuencia " : varia frecuencia
Fase " : c/ 1 0 0 <> fases.



Es posible enviar varios bits por baudio, señalando en frecuencias <>

SMART MODEMS: PC controla: discado, tasa de bit, programa contestador etc.
comprime D. 2400 baudios max.

Dispositivo de Entrada de D. teclado y mouse: entradas muy lentas. 10 caract. de 8 bits/seg.
Mouse + rápido. 1 cambio en los bits de x e y por miliseg

NOTA

Click mouse: bit por 1/10 seg

Dispositivos de salida de D: monitores de video: alfanuméricos o gráficos.
Impresoras: impacto o láser

Monitores: color o blanco y negro. Imagen trazada de a línea × vez.
Los pixeles se marcan c/un haz de electrones.
Se muestran 50/60 cuadros por seg.
Resolux.: vertical: ≈500 líneas Horizontal ≈700 ptos. × línea.
Ptos /seg: ≈ 60× 500× 700 ≈ 21M ptos.

Tipo de monitor de video: terminal y mapeado en memoria
Terminales: orientados a caracter. Conexión de ancho de banda pequeño.
Mapeado: permite mostrar imágenes y videos. Conexión al bus de memoria
permite cambios rápidos. (gran ancho de banda).

Memoria de visualizar
Monitores alfanuméricos: en memoria almacenan códigos de caracter.
Se convierten en pixels × una ROM de caracteres.
Por caracter se generan pixels sucesivos en líneas sucesivas.
" gráficos: cada pixel es representado × bits en memoria.
Los B/N pueden usar un bit / pixel.
En otros generos requerirán varios bits /pixel.

ROM ~~de caracteres~~: matriz de 7 columnas × 9 filas líneas. Los bits de una línea son leídos serial'

True color: almacena 24 bits × pixel p/ resolux de 256 niv. Requiere ancho grande de banda y lugar en la RAM de Video.

Impresora de impacto: caracter formado (margarita /cinta) / matriz de puntos (arma caracteres. usa punzones. baja resolux)

leer cap 7 a 11. estructura de comp y periféricos - Martinez Durá

De puntos: similar a pantalla alfanumérica. Imprime columna × vez. Usa caract. ROM.
La ROM se lee en paralelo × columna en vez de en serie × fila.

Impresora laser: produce pág completa. De 300 a 1200 ptos por pulgada
Cabeza móvil moviéndose a lo ancho del ~~papel~~ a papel con boquillas.
Impresora ink-jet: trasductor q' lanza tinta a los ptos. correctos c/ la cabeza moviendose sobre el papel.
Blanco y negro /color. Cuenta c/ burbuja térmica.

Pila: Estructura tipo Lifo, p/ almacenar y recuperar D c/ push y pop
Subrutina (fx o procedimiento): cód. dentro del programa independiente del resto del cod.
Al hacer CALL, se guarda en pila el dato de IP.
" RET se desapila el valor IP q' estaba en la pila p/ retornar

RAIDS: RAID 1

DATA	Discos #1	Discos #2
BK 1	1	2
2	3	4
3	5	6
4		
5		
6		

RAID 2

DATA	Discos	
BK1	1	1
2	2	2
3	3 → mirror	3
4	4	4
5	5	5
6	6	6

~~DATA~~ RAID 3

DATA	Discos #1	2°	3°
BK 1	1	2	1,2
2	3	4	3,4
3	5	6	5,6
4			
5			
6			

RAID 5

DATA	1° Discos	2°	3°
BK1	1	2	1,2
2	3,4	3	4
3	5	5,6	6
4			
5			
6			

NOTA: Biestable sincrónico

RAID 6

DATA	Discos			
BK 1	P1	BK1	B2	Q1
2				
3	P2	BK3	Q2	BK4
4				
5	BK5	B3	Q3	BK6
6				
7	BK7	P4	BK8	Q4
8				