github.com/ssofiaavila

Clase 1

Computadoras: ejecuta programas. Almacenados en memoria en binario xq' es lo más fácil de identificar

4 tipos de datos → N° TL c/sin signo - IR con signo - Decimales

- Sin signo
- Módulo y signo
- C a 1
- C a 2
- Exceso. no dígitos parte entera

Ej. base 10 = 3574 = $3\times10^3 + 5\times10^2 + 7\times10^1 + 4\times10^0$ (posx)

Binarios: n° TL sin signo de 0 a ∞.
Rango de 0 a $2^{n}-1$

Teorema fundamental de la numerax: $N = \sum_{i=m}^{n-1} (\text{dígito})_i \times (\text{base})^i$ (base s/t. n° fraccionarios numerax.)

$x_4 \times B^4 + x_3 \times B^3 + x_2 \times B^2 + x_1 \times B^1 \ldots$

p/ representar cualquier n° en otra numeral

Números con punto fijo: representan TL o fracciones con signo. Tienen exacta la misma cant. de dígitos y la coma ubicada en el mismo lugar.

Rango: dif. e/ el número > y el <.
Resolux: dif e/ 2 n° consecutivos.

Operaciones aritméticas:
- Suma: hay acarreos e/ posiciones
- Resta: 0-0=0 / 1-0=1 / 1-1=0 / 0-1= el de la izquierda me presta 2

Bits de condx (banderas): bits q' el procesador establece acorde al rdo de una op.
- Z = vale 1 si el rdo. de la operax son todos 0.
- C 1 si hay acarreo o 1 s. hay borrow
- N = 1 si el rdo es negativo = al bit + significativo.
- V

Sistema hexadecimal: Base: 16
Dígitos: {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F}

V = se activa cuando el rdo de una operax en n° c/ signo no tiene el signo q' se podría predecir a partir de los signos de sus operandos.

Coper representa n° q' se desea representar en un sist dado.

Scanned with CamScanner

github.com/ssofiaavila

Dígito hexadecimal	Código BCH
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001
A	1010
B	1011
C	1100
D	1101
E	1110
F	1111

Valores

Sistema hexadecimal codificado en binario BCH

· P/ representar un dígito hexadecimal se usan siempre 4 bits.

funciona

· Cl

· Si

· f

Crite

Glosé color + nueve teclados.

*Estándar p/ representar nº decimales a binario c/ nº decimal es codificado c/ 4 bits

BCD no hay límite de rango.

* Sistema decimal codificado en binario BCD

· P/ representa un dígito decimal se requieren 4 bits.

Dígito decimal	Código BCD
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

2 ámbitos de aplicación

Desempaquetado: se usa 1 byte por dígito

Por dígito se usan 8 bits.

· Sin signo

· C/ signo: -34 = 1111 1101 1100 1110

los 4 bits q' acompañan

último dígito representa el signo

+ 1100

- 1101

BSS, si C=1, el rdo es incorrecto

Empaquetado: se reservan 4 bits x dígito +34 0011 0100

-34 0011 0100 1101

Suma en BCD · Al sumar 2 dígitos BCD, hay 2 casos: Suma ≤ 9 / ≥ 9

· Cuando la suma de 2 dígitos da >9, hay q' generar un acarreo

Lógica digital · Un circuito digital es en el q' están presentes 2 valores lógicos. Sostiene q' todos los elem. poseen 2 E.

· Compuertas: dispositivos q' realizan <> funciones

· " básicas: AND, OR, NOT, NAND, NOR, XOR, XNOR

NOT

NAND

NOR

AND A.B

OR A+B

XOR

XNOR

Álgebra de Boole · Leyes matemáticas q' gobiernan el comportamiento de los q' c/ bits.

De De Morgan $\overline{A.B} = \bar{A}+\bar{B}$ / $\overline{A+B} = \bar{A}.\bar{B}$

$\bar{\bar{A}} = A$

Identidad	1.A = A / 0+A = A
Nula	0.A = 0 / 1+A = 1
Idempotencia	A.A = A / A+A = A
Inversa	$A.\bar{A} = 0$ / $A+\bar{A} = 1$
Conmutativa	A.B = B.A / A+B = B+A
Asociativa	(AB).C = A(BC) / (A+B)+C = A+(B+C)
Distributiva	A+B.C = (A+B).(A+C) / A.(B+C) = AB+AC
Absorción	A.(A+B) = A / A+A.B = A

Scanned with CamScanner

github.com/ssofiaavila

Implementación de máscaras dado una secuencia de bits, queres resultado del tipo de ciertas posiciones.

AND
- 1 AND 1 = 1, 1 AND 0 = 0. Generalmente 1 AND X = X
  Al usar un operando 1, el rdo. coincide c/ el valor del otro operando.
- Si el operando es 0, el rdo. será 0. (0 AND 0 = 0)(0 AND 1 = 0)
  0 AND X = 0

OR
- Operando valor 1, el rdo es 1 independiente al operando
  (1 OR 0 = 1)(1 OR 1 = 1) 1 OR X = 1
- Operando 0 y el otro, el rdo será el valor del otro operando.
  (0 OR 0 = 0)(0 OR 1 = 1) 0 OR X = X

XOR
- 1° operando 0, el rdo será el v. del 2° operando 0 XOR 0 = 0
- En caso de un XOR c/ 1 y otro operando 0 XOR 1 = 1
  será el opuesto del operando 1 XOR 0 = 1
  1 XOR 1 = 0
  1 XOR X = NOT X

Clase 2

Representación en binario con signo BCS
- Con n bits, 1 bit extremo izquierdo representa solo al signo.
- n-1 bits es la magnitud →
- 0 = + 1 = −
- Rango $-(2^{n-1}-1)$ a $+(2^{n-1}-2)$
  Ya que hay doble representación del 0: 0000 y 1000

Representación en Ca1 - Ca2

Rango $-(2^{n-1}-1)$ a $+(2^{n-1}-1)$

Hay 2 0: 00000000 y 11111111
- Los + son =
- " - se complementan.
- Si en una operación hay overflow, es incorrecto.
- Si da correcto, se suma 1 al rdo.

Representación Ca2
- Rango $-(2^{n-1})$ a $+(2^{n-1}-1)$
- Solo 0.

El arrastre se desprecia pq el rdo. queda bien
Overflow en Ca2 = rdo erróneo

Representación en Exceso
- 0 : negativo 1 es positivo
- Rango $-2^{(n-1)} \leq X \leq 2^{(n-1)}-1$

Si n=6 exceso=32
$-2^{(6-1)} = 000000$ $2^{(6-1)}-1 = 111111$
$= 0 - 32$ $= 63 - 32 = 31$

Ejemplo Interpretar 10110110 q está en Exc.

1011 0110 → 182
1000 0000 − 128 es el 60 sin exceso
0011 0110 = 60

- Cuando empieza con 1: + Interpretar el 0001 1101 → 29 = −99
  con 0: − 1000 0000 − 128 El n° es 29 en exceso
  0001 1101 − 29 = −99
  0110 0011 El −99 es el n° sin exceso

Escribo el 15 en exc.

0000 1111 + 128 = 143
1000 0000
1000 1111 El 15 en exceso es 1000 1111

Escribo −23 en exceso (regla exceso →)

1000 0000 − 128 = 137
0111 0101 = 5
0000 0101 el −123 en exceso es 0000 0101

Scanned with CamScanner

github.com/ssofiaavila

Clase 3

Representación de nº en pto flotante: permite mover el rango y representa nº muy extremadamente pequeños o grandes.

9'760000 000 000 000 → $9,76 \times 10^{14}$ (14 = Exponente) → $\pm M.B^{\pm E}$

Mantisa

exponente, mantisa

El rango de representación estará dado por

Mínimo número −:

Máximo número −:

Mínimo número +:

Máx. nº +

Mantisa fraccionaria: La mantisa en vez de interpretarse como un ℤ, se toma como un nº real c/ el pto decimal implícito a la izquierda de sus b/s.

Mantisa de forma normalizada: Evita tener múltiples representaciones de un mismo número. La normalización consiste en hacer que el 1º dígito tenga valor 1.

La desventaja es q no se podrá representar el 0.

Bit implícito: si no lo almacena puede adicionar un b/t en la mantisa

Error absoluto: diferencia c/ el nº representado y el valor a representar

- $EA \leq$ Resolución $/2$
- Error relativo = EA / nº a representar → Mueste la medida de error de un nº.

Ej: balanza

> valor, < error

< valor, > error.

? rangos mantisas

Estándar IEEE 754: convenx: ambas usuarios de acuerdo p/ una representación fija una norma

Mantisa: fraccionaria normalizada, c/ coma dsp del 1º b.t.

Exponente: expresado en exceso $2^{n-1}-1$

	Simple	Doble precisión
Bits en signo	1	1
Bits en exponente	8	11
" en fracción	23	52
Total b.ls	32	64
Exponente en exceso	127	1023
Rango de exponente	−126 a +127	−1022 a +1023
Rango de nº	2^{-126} a 2^{128}	2^{-1022} a 2^{1024}

1 | 8 | 23 — Simple

1 | 11 | 32 — Doble

Ejemplos

1º) 3F800000: 0011 1111 1000 0000 0000 0000 0000

0111 1111 = en exceso a 127:0.

$+1,0 \times 2^0 = 1$

2º) C0C66666: 1100 0000 1100 0110 0110 0110 0110 0110

1000 0000 = 128 en exceso a 127:1

$-1,05 \times 2^1 = -2,1$

Casos especiales:

- E: 255/2047, M/0 → NaN
- E: 255/2047, M: 0 → Infinito
- E: 0, M: 0 → Cero
- E: 0, M/0 → Denormalizado

Scanned with CamScanner

github.com/ssofiaavila

Operaciones en punto flotante

Si no debemos igualar exponentes p: 0001 1010 1101
ejemplo q: 0000 1001 1111

Subimos en 1 → p: 0011 1010 1110 q: 0000 1001 1110
al exponente p
Deberíamos hacer un corrimiento

El resultado es 0011 1111 1110

En IEEE - Si [illegible] 1 al exponente, no se mantiene a la izquierda

IEEE 754 estándar de aritmética en coma flotante. El estándar especifica cómo deben representarse los nº en coma flotante c/ simple o doble presix. y tmb. cómo deben realizarse las op. aritméticas c/ ellos.

Emplea mantisa fraccionaria y en representax signo magnitud, sin almacenar el 1º dígito, q' es = a 1. El exponente se representa en exceso, q' en este caso no se toma como 2n-1 sino como (2n-1)-1.

Simple presix: el estándar IEEE-754 p/ la representax en simple presix en coma flotante exige una cadena de 32 bits. El 1º bit es p/ el signo, los sig. 8 son del exponente y los restantes 23 son la mantisa.

- La mantisa es fraccionaria normalizada, c/ la coma dsp del 1º bit q' siempre es 1,
- El exponente se representa en exceso

Doble presix: cadena de 64 bits. 1º bit del signo. 11 bits del exponente y los restantes 52 son la mantisa.

El [illegible] resultado está a la izquierda de la ,

ROM, read only memory. Memoria de solo lectura q' almacena instrucciones y datos permanentes.

Clase 4: circuitos lógicos combinacionales y secuenciales

Circuitos combinacionales: conjunto de puertos interconectados cuya salida es fx solo' de la E de ese instante. La salida de la E viene seguida inmediato' de la salida, c/ retardos de los puertos.

Cada puerto tiene 1/2 E y 1 S. Cuando los valores de E cambian, la S tmb. aparece casi instantánea' retrasada solo x el tiempo de propagax de la señal a través de la puerta (retardo de puerta) Cuánto depende de E

Ej: multiplexor de 8E/canales: muchas E y 1 solo S.

- Multiplexor: conecta varias E c/ una S. En un momento dado se selecciona 1 de las E p/ q' pase x la S.

Circuitos secuenciales: los circuitos combinacionales proporcionan fx esenciales de un computador digital. Sin embargo, excepto p/ el ROM, no proporcionan memoria o info. de estado, y/ estos últimos, se usa una forma de circuitos lógicos + complejos. La salida actual de un circuito secuencial no solo depende de la E actual, sino tmb. de la historia pasada de E. La S actual depende de la E actual y el E actual del circuito. Dependen de E y historia

Definir conjunto y posibles de 2E q' sirvan p/ memoria de op lógica


- Biestables o flip-flop: la forma + sencilla de un circuito es un biestable. Hay varios tipos pero todos ellos comparten 2 propiedades.
  - El biestable es un dispositivo c/ 2 E. Está en uno de 2 E, en ocasiones de E, recordando el último E. Entonces, el biestable puede funcionar como una memoria de 1 bit. Activado por nivel o x flanco.
  - El biestable tiene 2 salidas, son siempre complementarias. Denominado Q

FLIP-FLOP SR: el circuito tiene 2 E, S(set) y R(reset) y 2 S: Q y $\bar{Q}$ y consta en 2 puertos NOR conectados x retroalimentax

NOTA

Scanned with CamScanner


github.com/ssofiaavila



Set: fija → pone a 1
Reset: limpia → pone a 0

S	R	Q	$\bar{Q}$	
Ajusta	1	0	1	0	
Memoriza	1	1	Memoriza ox, vuelve al E q tenía	
Limpia	0	1	0	1	
Memoriza	1	1	0	1	Prohibido
	0	0	Indefinible		


FLIP-FLOP D: un problema c/ los S-R es q' la condx S=1 ∧ R=1 debe ser evitada.
Una manera de hacerlo es permitir una unica E.



D	Q	$\bar{Q}$
0	0	1
1	1	0

Su S es siempre = al valor + reciente aplicado a la E.

FLIP-FLOP JK: todas las combinaciones de val. de E son posibles.



Q	J	K	Q
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1 → 0

J = clk o 1
K = clk o 0

Si J ∧ K = 1, la fx se llama conmutax: la salida se invierte.

NOTA

FLIP-FLOP T: = q' JK pero con una sola entrada. Toggle: lo contrario

Q	T	Q
0	0	0
0	1	1
1	0	1
1	1	0

Registros: se forman a partir de biestables de tipo D conectados en cascada. Un R con N biestables almacena N bits.
Son circ. sincrónicos y los biestables gobernados por el mismo reloj.
Hay 2 tipos de registros: almacenamiento y desplazamiento

- Registro de almacenamiento: D(D0, D1, D2, D3) dato a escribir
  Q: (Q_0, Q_1, Q_2, Q_3) dato leído

- desplazamiento circuitos sincrónicos q' cuando se activan, desplazan sus bits de los biestables "hacia dcha" v "hacia izq"
  Se clasifican en · E serie S paralelo
  · E serie S serie
  · E paralelo S paralelo
  · E " S serie
  · Registros universales

E/S serie: Entra/Sale un bit en cada pulso de reloj.
E/S paralelo: Entran/Salen todos los bits del dato en el mismo pulso de reloj

Contadores: un contador de N bits se implementa usando N biestables T
Se clasifican en · Asincrónicos ∧ sincrónicos
· Ascendentes y descendentes
· Módulo N

NOTA

Scanned with CamScanner

github.com/ssofiaavila

Clase 5 Ciencia: tratamiento Racional / Automático → Informax

Análisis
Resolv
↓ Usando.
Computadoras

Software programa, instrucciones
Lógica equivalentes
Hardware: flexibilidad y velocidad

Computadora: maquina (sin inteligencia propia), digital, sincrónica (opera c/ciclos), calculo numerico y lógico (modifica D de E), controlado x un programa (hace q' opere de manera automata) q' se almacena en una memoria y se comunica c/ el exterior.

Arquitectura y organizax

Arquitectura: atributos visibles al programador. ¿Existe la instrux de multiplicar?
Organizax: como son implementados los atributos. ¿Hay una unidad de multiplicax o se hace mediante la suma?

- Todo la familia Intel x86 comparte la misma org básica. Ejem: el ↑ aumenta = y se le va agregando cosas
- La flia IMB system 370 comparte la org básica.

} Dando compatibilidad de código.
Surgen nuevas versiones p/ modificar limites del anterior
Org cambia c/ versiones.

Estructura y fx


Estructura: modo en el cual se relacionan los componentes individuales e/ sí.
Fx: operax de los componentes individuales como parte de la estructura

- Procesamiento de D: manipular y transformar
- Almacenamiento ": e instrux
- Mov. de D: del usuario a la comp./S. de D al usuario.
- Control.

UC = controla todas las fx q' hace la PC: controla funcionamiento de componentes, lee e interpreta inst, control del flujo de D hacia y desde CPU
ALU: circuito combinacional q' realiza op. aritmeticas y log.
Registros: posiciones de almacenamiento de ↑ velocidad.

7.

Visión funcional de una computadora



Ej: · Almacenamiento, descarga de Internet a disco: 1→2→3
· Procesamiento de/hacia almacenamiento: 3→2→4
· " desd almacenamiento a E/S (impres): 3→4→1

Estructuras

· Nivel superior.

Periféricos
Computadora
Lineas de comunicax

1. CPU	Manipula y transforma datos y controla el funcionamiento
2. Memoria ppal	Almacena instr. y D.
3. Sist. interconex	Da comunicax c/ CPU, MP y E/S
4. E/S	Mueve datos desde y hacia el exterior

Computadora

· CPU

1- Registros	Almacenamientos de rapido acceso
2. ALU	Hace calculos y controla CPU
3. U. de control	Toma decisiones p/ ejecutar programas
4. Interconex CPU	Une elem. del CPU

CPU → Bus D, direx, control

· Unidad de control

1- Decodificadores y registros	Toman info de inst., las órdenes q' deben hacer
2- Logica de secuenciamiento	Inst del programador, se envian por la L y de s p/
3 Memoria de C.	fx de la computadora.


U. d. C.

Scanned with CamScanner

github.com/ssofiaavila

1º generox: ENIAC (Electronic Numerical Integrator And Computer)
Surgió como necesidad en la guerra p/ elaborar tablas de trayectoria de misiles.
Comenzó a construirse en 1943 y terminó en 1946 tenía un sist. decimal.
Tenía 20 registros de 10 dígitos. Se programaba manual por llaves. 17468 tubos al vacío (válvula ON/OFF como llaves), 5ks sumas/s, 300 palabras/s.

Modelo de Von Neumann: es un modelo conceptual q' muestra como funcionan los computadores
x Múltiples accesos, único bus.
Unidad de velocidad



1- Intercambio c/ humano y mundo digital. Mediante donde se introducen datos e inst.
2- Almacena D e I. (RAM/ROM)
3 Controla a todo el sist.
4- Se obtienen los datos de los programas ejecutados.
5 Conectado c/ todos p/ os alimentan a la ALU.

Arq. de PC compuesta x Mppal, CPU, E/S, Sist. interconexión
Unidades. tamaño fijado p/ el bus c/ CPU y memoria.
Características del modelo
- Uso sist. binario: simplifica la implementación de funciones y disminuye fallos.
- I y D residen en memoria: ejecux del programa secuencial, + velocidad.
- Memoria direccionable por localidad, sin importar el dato almacenado.

Concepto de programa.
Datos → Secuencia de funciones aritméticas/lógicas → Resultados
Programax en hardware: cuando cambiamos las tareas, debemos cambiar el hardware.

Buffer memoria de almacenamiento temporal q' transfiere D e/ U

Unidad Central de Proceso: Intérprete de instrucciones (códigos de instrucción que tiene q' hacer paso a paso) → señales de control
Datos → Funciones aritméticas y lógicas → Resultados.
Programax de software: en cada paso, se efectúa alguna operax sobre los D.

- Para cada paso se necesita un nuevo conjunto de señales de control
- Las instrucciones proporcionan señales de control
- Aparece un nuevo concepto de programax (cambiar instrucciones p/ <> tareas)
- No hay q' cambiar hardware

Programa, definición:
- Secuencia de pasos
- Se hace operax aritméticas o lógicas en cada paso.
- <> señales de control se necesitan p/ c/ operax
- La UC sacará info. de c/ instrucción.

Señal de control: señal q' produce el controladora p/ modificar la variable controlada de tal forma q' se disminuya o elimine el error

Máquina IAS (Institute of Advanced Study)
- Memoria de 4096 palabras de 40 bits.
- Nº en binario
- Almacenaba 2 inst. de 20 bits.
- Set de registros. (Almacenamiento en CPU)
  - Reg. Buffer de memoria (MBR) contiene palabra a escribir
  - " direcciones de memoria (MAR) especifica palabra de
  - " instrucción y buffer de instrucción.
  - " controlador de programa (PC)
  - " acumulador y multiplicador/cociente AC MQ.

1000 posiciones de almacenamiento
Memoria palabras de 40 bits c/u
1 bit signo, 39 de valor O
2 instr de 20 bits c/u

UC de IAS mediante conjunto de instrucciones en la memoria.

IBR: almacena temporal la inst. en la parte derecha de una palabra.

NOTA

Scanned with CamScanner

github.com/ssofiaavila

MBR (registro de arranque principal) sector del disco duro q identifica donde está lo. Dres q quiere acceder
participar activa y ejecuta esa acción. Contiene palabra leída + reciente.
MAR (registro de dirección de memoria) dirección del dato q se quiere leer o escribir
IR (registro de instrucción) almacena la instrucción q se está ejecutando.
PC (contador de programa) indica la pos x donde está el procesador en su secuencia de inst.
AC (acumulador) registro donde se almacenan temporal" result. aritméticos y lógicos.
MQ (reg. acuerdo multiplicador) reg donde se coloca el multiplicador p/ lo multiplicar y donde se forma el cociente p/ la división.

Maquina UNIVAC 1 (Universal Automatic Computer 1) · 1° PC comercial
· 1° usar compilador p/ traducir idioma de prog a mag.
MBR y MAR: reg de acceso a memoria, necesarios p/ L/E de memoria.
· Decimal c/ 12 d.g. x palabra
· Sist de cinta magnéticas
Acceso
· Procedimiento de comprobar de errores.
· Tiempo de volvulos de vacío

IBM
· Tarj perforadas
· 1953: 701 1° PC c/ prog almacenados
· 1955: 702 → aplicac de gestión
· 1° serie 100/1000
Uso científico

2° generac transistores
· Cambio tubos de vacío
· + pequeños y baratos
· Menos calor
· Disp de E sólido
· Introduc leng programac 1 nivel

3° generac circuitos integrados (conj. de transistores)
· Pequeña escala: + de 100 componentes
· Media ": 100 - 3000 componentes
· Gran ": 3000 - 100.000 "
· Muy gran ": 100.000 - 100 millones de componentes.

Serie IBM 600
· Instrucciones similares
· E/S similares
· > velocidad, memoria, precio


DEC PDP-8
· 1° minicomputador
· No necesitaba aire acondicionado
· Apps. insospechadas
· Estructura de bus
· Elevado n° de partes.
· Ideas de comp se fueron desarrollando mientras

Memoria semiconductora
· 1970
· 1° memoria de 256 bits
· Copias duplicadas x cero.
· Lectura no destructiva
Lectura del almacenamiento q tiene en RAM y permanente


Microprocesador: Intel
· 1971: 4004: 1° microprocesador de 4 bits
Todo el CPU en un solo chip
· 1994: 80286 1° proc de uso general.

Form. estructuras q interaction e/ sí y conectan diversos modelos

Interconexión de un sist. de cómputo: formado x CPU, Memoria, E/S. Líneas q conectan computador.



· Muchas conexiones, independiente e/ dispositivos



· Conexión mediante un medio compartido.
+ simple, requiere de arbitraje mediante un multiplexor. p/ evitar colisiones.


Bus: Tiene conexiones independientes y de rapido comunicac. Es un camino de comunicac q conecta 1 o + dispositivos. Requiere de posicionamiento.
Bus serie: datos enviados bit a bit. Bus paralelo bits enviados al mismo tiempo.
+ ancho de bus = + info viaja.
· Transporta datos
· No hay d.f. e/ dato y I
· Ancho determinado de los prestaciones
· 8, 16, 32, 64 bits.

Little-edian: almacena bit - peso en la direc + baja
Big edian: almacena bit + peso "

Scanned with CamScanner

github.com/ssofiaavila

Interconex. a través de un bus



Bus de D: bidireccional (lectura y escritura)
Bus de direcciones unidireccional
Bus de control bidirecc.


Dir: si el bus es compartido, c/ elem debe tener identidades llamados direcciones
La direcc. identifica una celda de memoria en la q' almacena info.

Bus de datos: transporta datos e info relevante.
" direcciones: Identifica la dirección de memoria del dato en tránsito.
Ej. 8088 tiene un bus de 16 bits donde un espacio de direcc. de 64K, 2^16 KB. Esto tiene q' ver c/ la cant. de celdas, no con la capac.
"El tamaño de celda viene dado por el bus de D"
" de control: gobierna el uso y acceso a las líneas de D y de direcciones.
Señales de escritura/lectura de memoria o E/S
" de selec o habilitar
" reloj
" pedido o interrupx.

Componentes del hardware dedicados a cada fx.


E/ teclado, mouse, joystick S/ Monitor, impresora Procesamiento CPU, memoria
Almacenamiento Memoria, discos, cints, CD, DVD.


CPU - ALU



Instr almacenada temporal' en el reg IR

Jo





1° Reg. de prop gral. como si fuesen memorias pero + rápidos
CPU interactúa mediante reg ocultos.
2° Registros conectados a los buses
3° Reg p/ direcciones.

Clase 6

Ciclo de instrucción: período en el q' tarda el CPU en ejecutar una instrucción.
Procesamiento de instrucciones — Búsqueda: leer en memoria a las inst.
Ejecuc: s/ inst. puede implicar varias inst.
Ciclo de instrucción — Ciclo de búsqueda: procesa la instrucc a partir de la palabra de inst, contiene el código de op y operand.
" ejecuc: datos transferidos c/ CPU y E/S, proceso de datos.
Cada registro en MBR, dirección en MAR. Uso direccionamiento indirecto (dir en MBR es dir)
Ciclo de búsqueda y ejecución: 1- La CPU busca una inst en memoria.
2- El PC contiene la direc de la sig. inst. a buscar
3- Luego de busca la inst, incrementa el PC p/ la sig. inst.
4- La inst. buscada se carga en el IR (Inst. de forma binaria q' especifica qué se
5- El CPU interpreta y llama a cada acción


NOTA

Scanned with CamScanner

github.com/ssofiaavila

Clases de instrucciones: · CPU - memoria: d. transferidas e/ mem. y CPU (lectura o escritura)
· - E/S: " e/ CPU y E/S
· Control: altera secuencia de ejecuc de instr.

Diagrama de E



1° Calculo dirección instrucción: determina la direc de la inst a buscarse IAC
2° Búsqueda instr: lee inst. de su posic de memoria a la CPU IF
3° Decodificación de inst: analiza instr p/ determinar tipo op a realizar y operandos a usar
4° Calculo direc op: si op implica referencia a un operando en memoria o e/s, se determinará direc.
5° Búsqueda operando: busca op en mem o e/s
6° Op sobre D: ejecuta instr
7° Cálculo direc ntdo.
8° Almacenamiento ntdo.

Lenguaje ensamblador: lenguaje p/ comunicar e/ humano y máquina mediante código. El programa q' entiende este código será un ensamblador.


Clase 7

Elementos de una instr de máquina.
· Código de operac: especifica código a realizar
· Referencia del op fuente: establece dónde se encuentra el operando.
· " op ntdo: dónde almacenar ntdo.
· " sig op: le dice al CPU dónde buscar sig op.inst. dsp de la inst anterior.

Op fuente y ntdos en: memoria, registro de CPU, dispositivo E/S
Tamaño inst: fijo / variable

11

Representación de instrucciones: una instr está representada c/ una secuencia de bits, llamado formato de instrucción. Se utiliza una representac simbólica.
Se representan mediante abreviaturas llamadas mnemónicos



Ej: MOV regA, mem Y
Valor de mem Y a regA

Código de instrucciones: Procesamiento de datos: op aritméticas y lóg.
Almacenamiento: trans. D del sist.
Instrucciones E/S: " e/ comp. y mecanismos externos.
Control


Diseño de instrucciones: Vacío s/ S.O.

· Máquina 4 direc: 2 direc p/ op, 1 p/ ntdo, 1 p/ próx instrucc.


Add, DirNtdo, Op1, Op2, DirPróxInst.

Muchos campos + espacio y longitud.


24 bits/ instr.




· Máquina 3 direc: Add, DirNtdo, DirOp1, DirOp2
· Direc próx instrucción en PC



· Máquina 2 direc. Add, Op1, DirOp2
· Mueve Op1 a reg temporal
· Mueve dato p/ poner ntdo.
48 bits.



· Máquina 1 dir. Add, Op1
· Reg en CPU (Acumulador)



Dir próx inst Próx inst

Scanned with CamScanner

github.com/ssofiaavila

Ejemplo a = (b+c) * d-e

3 direc	2 direc	1 direc
add a,b,c	mov a,b	add b
mul a,a,d	add a,c	add c
sub a,a,e	mul a,d	mul d
	sub a,e	sub e
		store a

Diseño del conjunto de inst. Modo q el programador controla CPU

Tener en cta
- Tipo operax cual y cant.
- Tipo O: identificax de O necesarios p/ llave o robo inst.
- Formato longitud, nº direc, campo
- Reg. cant. q puede referenciar
- D.r. forma de especificar dir. y modos.

Si tiene ortogonalidad, será + facil su uso.

Tipo operax: transferencia (mov, load, store), add, sub, inc, dec, mul / and, or, xor, not / comparx / in, out / salto, bifurcax / control del sist. usado.

Tipo de datos: direcciones / ZL, p.fijo / flotante / ASCII, BCD / Datos logicos.

Modos de direccionamiento: maneras de especificar un operando dentro de una instx en lenguaje ensamblador.
So usa el modo de direc. p/ simplificar bits.
1º método: si un op se usa varia vece, se coloca en un reg
2º: especifica op. implicito

Modos: inmediato - directo - por reg - indirecto por memoria, indirec. por registro, por desplazamiento, del stack.

Inmediato: operando
- Usado p/ constantes
- Apar x nº negativos
- Operando limitado < campo.

Directo: D.rex → Operando
Espacio limitado de dire < el campo
P/ variables globales

J2

X registro: D.reg → Operando (reg)
- Uso - bits
- Pocos Reg y RR presiado

Indirecto por memoria: D.r1 → D.r2 → Op (memoria)
- bits.
Se apunta a direc c/+ bits
Multiples accesos a memoria
+ Almacenamientos

Indirecto x registro: reg → D.reg → operando (memoria)
Llamado apuntador
Combina directo e indirecto
3 modos de direccionamiento

Por desplazamiento/relativo - acceso a memoria
R + A → D.r (Reg CPU) → Operando (memoria)

Desplazamiento
Combina directo e indirecto mediante registro. Uso PC.
Direc de inst se suma al campo de inst p/ hacer direc efectiva

Registro base
El registro referenciado contiene una direc de memoria y el campo de direc. tiene un desplazamiento

Indexado: se direc la memoria c/ un reg.
Se coloca cuando el campo de operando + un desplazamiento. Uso un reg llamado reg index
Del stack: Arreglo lineal de localidades de memoria. Lista donde ultimo en entrar, 1º en salir.
Tiene un registro apuntador cuyo valor es la direc tope de pila. Accesado c/ op implicitos

Pilas: forma alternativa de direccionar memoria. Siempre se opera c/ su cabecera.*
Pushear: decrementa o incremento s/ si se anade o elimina un item*

Clase 8:
Registro reduce el acceso a memoria y reduce el tiempo.

Ultimo en entrar 1º en salir. Pilas
* Direc tope de pila se incrementa o decrementa, incrementa en memoria

Scanned with CamScanner

github.com/ssofiaavila

Organizar de registros — Visibles al usuario: permiten minimizar referencias a mem. ppal.
R de control y E: usados x la UC p/ controlar la op de la CPU

No hay separar definida.

R visible al usuario: referenciados por lenguaje de máquina; puede haber restricciones en los registros p/ el usuario.
- Propósito gral: pone lo que quiere
- Datos
- Direc: solo p/ direcciones (segmento, indirec, pila)
- Códigos de cond x: banderas. Bits como result de operac.

Nº de registros:
- > nº reg. + bits p/ especificar inst.

Afecta tamaño de instruc.

Pocos reg = + referencia a memoria
E/S y 32 registros, + no hay mejora.

Longitud
- De direx: ser capaz de almacenar direx + grande.
- De d: habilitados p/ almacenar lo mayoría de D.
- Algunas máquinas permiten 2 reg contiguos como uno solo.

Bits de cond x: no son alterados x el programador.

R de control y E usados p/ controlar op de CPU. Hoy 4 esenciales.
PC - IR - MAR - MBR → Usados p/ transferir D

Organización de reg CPU PT Intel Bit izquierda: parte alta bit derecha: parte baja

16	8	8		16	
	AH A	AL X	EAX		CS
	BH B	BL X	EBX		SS
	CH C	CL X	ECX		DS
	DH D	DL X	EDX		ES
					FS
					GS

De uso gral

EIP
EFLAGS

Reg prop gral: p/ operandos.
" D

IR: direx a gestor. PC y banderas.
PC: direx sig. instrux.

direccionamiento: p/ acceder a mem y almacena direx o índices

Registros de uso gral AX: Acumulador, p/ op de E/S (AH, AL)
BX (BH:BL): registro base, puede ser índice p/ direccionamiento indexado o cálculos.
SP/BP usados p/ direx en pila
SP (stack pointer): CX: (CH:CL): registro contador, puede contener un valor p/ controlar el nº veces q un ciclo se repite o un valor p/ corrimientos de bits. Usado p/ muchos cálculos.
DX (DH, DL): registro de D. Alguna op de E/S requiere su uso, y las op de multiplicrox y división c/ cifras grandes.

Generación direcciones

Registros de segmento CS: registro del segmento del código. Almacena la direcc inicial del segmento de código de un programa. Esta direcc + un valor de desplazamiento en el IP, indica la direx de una op buscada
Ninca en un límite de párrafo.
Codifica la direx de inicio de c/ segmento y su direx en un reg de segm. supone 4 bits a su dcha.
Un R de seg. tiene 16 bits y facilita un área de memoria p/ el direccionamiento del seg actual
SS: reg seg de pila, permite la retirax en memoria de una pila, p/ almacenar dir y D.
DS: reg seg D: direx. inicial de un segmento de D de prog. Esta direx más un valor de desplazamiento en una ins. genera una referencia a la localidad de un byte específico
ES: reg seg extra: Asociado al RI (reg índice) p/ manejar direx de memoria, p/ acceder a otro seg sin modif. anteriores
FS/GS: reg extra de prop. 80386 y posteriores.

EIP: Apunta a la sig instx a ejecutar del seg de código
EFLAGS: contiene el E del procesador en un momento dado
Puntero de segmento: registro base segmento
PC: se actualiza desp de c/ captax de instrux de memoria. q apunta a la sig inst.
IR: se carga la instrucción, analiza el código de op y operando. Intercambio D c/ memoria mediante MAR y MBR.
Puede haber R. adicionales p/ E/S de los MU


Es un modelo recomendable
No significa q sólo se use p/ una única fx, pero es lo + recomendable.
NOTA

Scanned with CamScanner

github.com/ssofiaavila

Registros adicionales → DI: apuntadores de inst q recorren arreglos o tablas.
BP SP: apuntadores de memoria en pila o stack
E: r. de 32 bits.

Org. registros CPU Motorola 68000



Instrucciones-Intel: formato de instrx: descomp en bits de una instrx.
Forma: instrución, destino, fuente. → Son 2 operandos, c/u especificado por modo, el otro op es un reg. del CPU.

Llamado: mem: especifica x de una direc de memoria
reg: reg. del CPU inm: dato inmediato.

Ej: inst. mem, reg reg, reg mem, inm.
reg, mem reg, inm

Directo: fuente → siguiendo destino. Un dato se almacena en el destino.

Inst. Intel 8086. Direccionamiento por registro

- ADD Ax, Bx → AX = AX + Bx
- ADD AL, AH → AL = AL + AH
- MOV AL, CH → AL = AH
- SUB Ax, Bx → Ax = Ax - Bx

/. = binario
hex - decimal

inmediato: se expresa en hexadecimal

- ADD Ax, 35AEh → AX = Ax + 35AEh
- ADD AL, 15 = AL = AL + 15
- MOV AL, 3Fh → AL = 3Fh
- SUB Ax, 1234h → Ax = Ax - 1234h.

NOTA

Directo
- ADD Ax, [35AFh] → Ax = Ax + cont dir. 35AFh y 35B0h.
- ADD AL, DATO → AL: AL + cont DATO
- MOV CH, NUM1 → CH = contenido num 1.

X registro
- ADD Ax, [Bx] → Ax = Ax + dato contenido en direc de Bx y la ↑ sgte.
- MOV [Bx], AL → dato de la direc Bx = AL

Dir. base + indirec.
- Mov Cx, [Bx+SI] → Cx = dato almacenado en Bx+SI y la sig.
- Mov [Bx+SI], Cx - Bx+SI = AL


Relativo reg
- MOV AL, [Bx+2]: AL = dato en Bx+2
- MOV [Bx+2], Ax → [Bx+2]: AL

Relativo base + indice
- Mov AL, [Bx, SI +2]: AL = dato en direc. Bx+SI+2.
- Mov [Bx+SI+2], AL.

Formato de instrucción: criterios de diseño: Inst. cortas y largas (- tiempo, inst. simples/bits dejado
- Nº bits/seg.
- Veloc. proc./memoria
- Inst. cortas: parece + rápido el proces.
- Dist sufer. p/ expresar op.
- Dejar bits p/ el futuro.

Clase 9 Veloc. procesador: duplica c/ 18 meses las inst. ejecutadas/seg.
Tamaño memoria: cuadruplica c/ 36 meses
!! Genera desequilibrio. P/ equiparar bracho, se usan ↑ memorias rápido y cara como reg. o lento y barato como discos.

Jerarquía mem



NOTA

Scanned with CamScanner

github.com/ssofiaavila

Características de memoria

Datos info
RAM: volátil
Discos/cintas: no volátil
ROM/EPROM: permanente
Tiempo = q direcciones. Aleatorio: tiempo p/ acceder a una locx dada es independiente de los accesos ant.
Tiempo. Variable ← Secuencial: acceso en secuencia lineal específica - Mem. magnética:
Directo: los bloques o reg tienen una dirección única basada en locx física, dividen bloques.
Asociativo: se busca contenido c/ celda.

MdD
Mem ppal: acceso x palabra
Discos/caché: x bloque

Métodos de acceso = forma q' accede o obtiene D. 2 op.
Tiempo ciclo: tiempo mín entre 2 op. ciclos, > t. acceso.
Tiempo acceso: posic cabezal + latencia
V. transferencia: byte/seg.

Velocidad
· Mem. semiconductora

* 1° el cabezal se ubica cerca de la ubicación. 1° va a la pista y luego búsqueda secuencial sobre la pista. Tiempo variable.

Memoria de acceso aleatorio RAM (Random Access Memory). Se puede acceder a cualquier celda sin importar posic.
SRAM: basada en FF (estática)
DRAM: (dinámica) basada en capacitores (Almacena D como cargas eléctricas)
BRAM: almacena + info, pequeña, barata, lenta. Hoy q' referencia x redundancia o la opuesta
SRAM + rápida, p/ caché

Organizac. elem básico de memoria semiconductora: celda de mem.
Celdas — Biestable: representa 1 y 0.
Se puede escribir en ella.
Se pueden leer.
C/u tiene 3 terminales: selec, control. E/S/lectura
Indica si es L/E.
Selecciona celda de mem.
· Una mem. de 1 bit. lo implementamos c/ FF y armamos reg de n bits.
P/ mem + grandes, requiere <> org.

La tarea de [illegible] c/lo causa y efecto de algo

15

Organizac chip c/ chip contiene un arreglo de celdas de memoria
En mem. semicond. se emplean 2 enfoques: 2D y 2 1/2 D.
2D - Organizado en 2^w palabras de B bits c/u. C/ líneas horizontales q' se conecta a c/ posic de memoria, selec un renglón.
· Líneas verticales conectan c/ bits a las salidas.
· El decod q' está en el chip tiene 2^w salidas p/ su E. (bits bus direc).
Matriz 2° filas y en columnas. 2° n° palabras chip y m n° bits de c/ palabra
2D 1/2 - Arreglo cuadrado. Filas = n° palabras / Columnas: longitud.
· Bits de = palabra dispersa en chip
· Direc div. en 2 partes: 1° selec renglón, 2° selec columnas.

Comparac: 2D: bits en el mismo chip. Largo, n° grande de palabras de pocos bits. C/ línea de selec de palabra tiene q' tener un manejador y conectarse al decodificador. Ocupa mucha superficie. Dificulta el uso de los circuitos correctores de error.
2 1/2 D: los bits de una misma palabra estarán en <> chips.
El 2 1/2 D al estar los bits dispersos en <> chips, hay < probabilidad de error.
Filas y columnas reducen complejidad del decod.

Problemas 1) C/ módulo cubre el espacio de direccionamiento requerido, pero solo cubre parte de palabra
2) Longitud de palabra es deseada, pero módulos sin capac deseada.
Solux: cubrir rango de direc c/ módulos de mem en serie. C/ mod en direc <>

Nuevas tecnos RAM
DRAM: sigue =
Enhanced DRAM: contiene pequeños SRAM. SRAM guarda lo último leído.
Cache DRAM contiene SRAM + grande. Usado como caché o buffer.

Scanned with CamScanner

github.com/ssofiaavila

Synchronous DRAM compenso lentitud DRAM
Acceso sincronizado c/ reloj externo. Presento direc en RAM, RAM encuentra D.
Mueve D en tiempo de relog.
CPU hace otra cosa mientras espera

Clase 10 Memoria caché: los CPU son + rápidos q' mem.
↑ de circuitos de un chip: ↑ CPU lo uso p/ hacerla + veloz
Mem. p/ ↑ capac.
Así se generó una brecha e/ la emisión de lectura y el recibimiento de la palabra
En todo ciclo de inst. se accede a memoria al menos una vez., p/ buscar inst. y operandos. La velocidad de ejecux del CPU se limita x el tiempo del ciclo de mem. No es un problema tecnológico, sino económico
La solux fue combinar memoria rápida c/ lenta.

La mem caché tiene 2 principios 1° Principio de localidad espacial de referencia
Cuando se accede a una palabra, es probable
q' el próximo acceso sea en la vecindad
2° Ppio de localidad temporal de referencia
Es probable q' se vuelva a acceder a una misma posix

Localidad espacial: sustentado en ejecux secuencial de código, acceso a E. con matriz/pila, tendencia a hacer próximas las variables relacionadas.
Localidad temporal: sustentado en formas de ciclos o bucles, subrutinas, pilas

Caché: la idea es q' cuando se hace referencia a una palabra, ella y algunas de las vecinas se trae de la mem grande, p/ q' en el sig acceso la palabra buscada se encuentre en el caché. La ventaja es q' lo próx. ya se encuentra en la caché rápida

Aciertos y fallos: ·Efectividad expresada mediante frecuencia de aciertos.
Acierto de caché: cuando los D necesitados x la palabra CPU está contenido en la caché.
Fallo de caché: D buscado no se halla en el caché y debe buscarlo en mem. ppal.

* Lectura: un flujo eléctrico crea un campo magnético.
* Bandas vacías · espacio e/ pistas p/ minimizar E.

16

Caché L1 y L2 Hoy 2 niv de caché.
Ej. p/ q' sea + eficiente conviene mejorar el 90% aciertos
Porcentaje de aciertos: 90% (L1)
" fallos 10% (L2)
Si no se encuentra en L1 o L2, nos dirigimos a la mem. ppal.
Se va obteniendo en cascada

Memoria externa ≠ interna/ppal
Varios dif. ↳ Tratados como ↳ Alcanzable mediante buses periféricos.
Tipos mem. externa · Discos magnéticos
· " ópticos: CD-ROM, CD-R, CD-RW, DVD
· Cintas magnéticas.

Discos magnéticos: formados por platos, tienen una superficie de aluminio cubiertas c/ óxido de hierro (material magnético).
El Al fue reemplazado x vidrio pq' difiere menos y tiene mej sup. + lisa x lo tanto evita ↑ cant. de defectos.
Ppio físico: pequeñas áreas del disco son magnetizadas en <> direcc. por un transductor (disp q' transforma energía de E en otra energía de salida)
Debe haber un mov e/ disco y el transductor al momento de L/E
Mecánica de L/E: La L/E se realiza mediante una bobina
El cabezal es estacionario y el disco gira. Los 1 y 0 son almacenados mediante magnetizax. Al Escribir se requiere + energía q' al leer.
Organizax de D: Los platos contienen anillos concéntricos llamados pistas q se dividen en sectores.
Pistas: hay espacios e/ pistas. Si se reduce, ↑ la capac. S/ proximidad de la pista, habrá > o < densidad de velocidad.
Lo mínimo q' ocupa un disco es un sector.
Bloque: + de un sector.
Velocidad angular constante s/ tamaño de sectores de pista hacia e/ sistema c/ t.

Scanned with CamScanner

github.com/ssofiaavila

Un nº N de sectores se les graban en una pista
El sector es la unidad de transferencia de/hacia de el disco. Cuando se lee algo, lo mínimo q' se lee es un sector
Cilindro: pistas q' tienen la misma posic relativa en el plato.

Estructura de sector

10 bytes	512 bytes	12 bytes
Encabezado	Datos	Código de errores

Encabezado: info p/ sincronizar lectura e identificar sector
D:
Cod E: info p/ detectar y/o corregir errores.

Características posibles
Cabezo fijo: c/ pista tiene su cabezal; > componentes, + rápido.
Disco fijo: 1 solo cabezal, + lento, - componentes, - frágil
1 o 2 platos.
Mecanismo de cabezo: • Contacto: - vida útil, lo corta.
• Distancia fija: evito q' se toque cabezal c/ disco, + lento.
• Aerodinámico: el disco se acerca o alejo del cabezal x campo magnético.

Estructura de un disco
Múltiples platos, hay 1 cabeza x cara. Pistas alineadas forman cilindros. De esta forma de almacenamiento, reduce mov. de cabezas, ↑ vel de rta. D no están cerca en proximidad, sino en cilindro. Relacionados.

Velocidad de giro de disco.
Medido en velocidad angular constante - CAV (rpm);
Un bit + cercano al centro giro + lento q' un bit en el extremo. Los bit ocupan <> espacio en <> pistas. En L/E se requiere solo mover la cabeza hasta una pista y esperar el sector.
RPM determina la velocidad de transf de D (bits/seg).

Tiempos: Tiempo de seek/búsqueda: mover al cilindro/pista correcta
Latencia: esperar q' pase el sector por la cabeza
Tiempo de acceso: t. seek + t. latencia
Tiempo total = tiempo acceso + t. transferencia de D.

Capacidad del disco: calculo
Capacidad: bytes/sector x sectores/pista x pista/superficie x nº de superficies
Se desperdicia espacio en pistas externas.
Actual: se usan zonas p/ ↑ capac; cada zona tiene fijo la cant. de bits/pista.
Requiere circuitos + complejos, no todos los zonas son =
Graban en CAV todos =
" en zonas, + sectores al exterior c/ todos = capac.

Formato: Define cant, tamaño, func de <> campos en c/ pista.
Se puede determinar por hardware o software.
Hardware: tamaño fijo por marcas físicas.
Software: tamaño dado, x SO.

Clase 11 Almacenamiento óptico, monitores, impresoras. teórico

Raid (Redundant Array of independientes/Inexpensive disks): Arreglo redundante de discos locales.
Conjunto de discos independientes q' funcionan como 1 solo. Hay 7 tipos de organizac
Distintos ↑ rapidez, info

RAID 0: separa datos equitativo mínimo c/ 2 discos. No protege los datos.
Se rompe 1 bloque, se pierde la info. Pero al estar separados, reduce pérdida.
Capac: 4 de 40 GB = 160 GB (equitativo) / 1 de 40 y 3 de 60: 160 GB (desperdicio)
Costos altísimos

RAID 1 existe redundancia. 2 discos mínimos. Hay 16 discos lógicos, Físicos hay 12.
6 funcionan de espejo en caso de ruptura.
Capac. 2 de 40GB: 40GB xq son = -/1 de 40GB y otro de 60GB - 40GB le

Scanned with CamScanner

github.com/ssofiaavila

RAID 3: Separa, hoy paridad. Mínimo 3 discos (Reflex de igualdad o semejanza.
Capac. 3 de 80GB = 160GB 3° disco almacena paridad.

RAID 5: Similar al 3, separa, paridad repartido. Mínimo 3.
Capac. 3 de 80GB = 160GB

RAID 6: separa paridad doble. mínimo 4 discos. Capac: 4 de 80GB = 160GB

Combinaciones de RAID

RAID 0 1: separa, redundancia, 4 discos mínimos.
Capac. 40 GB = 80GB / 1 de 40 GB y 3 de 60GB = 80GB

CD ROM 1° vendidos en el mercado solo p/ lectura. Luego aparecieron los q' se escribían una única vez. Era de policarbonato revestido de Al. D almacenados en pits (agujeros) lectura x láser.

Velocidades: tiene vel. lineal constante: + cerca del centro, del velocidad. + alejado: + lento.
Reproduc: 75 sectores/seg.

Capacidad: 2KB/sector × 75 sec/seg × 60 seg/min × 74 min = 666000 KB ≈ 650 MB

Acceso al CD ROM: dificultoso, mover cabeza, velocidad correcta s/ubicar, leer datos y ajuste a pos requerida

Estructura: 1,2 mm. orden: Etiqueta
Acrílico
Aluminio
Pits

Pros y contras: Alta capac. al inicio, fácil p/ producir. Removible, robusto, lento, solo lecturas.

CD-Recordable. worm, compatible
WORM = write once, read multiple.
Etiqueta
Aluminio
Plástico policarbonato.

CD-RW borrable, compatible
Se podían regrabar
Etiqueta
Aluminio
Fases
RW = re-writable

18

DVD: Digital video disk 1° fue pensado solo p/ películas
Se redujo el espacio el pits / había > capacidad
Multi-capa, + capacidad
S/ ondo de láser, se accede a determinada capa.
Simple lado, simple capa (4,7GB)
" doble capa (8,5GB)
Doble lado, doble capa (17GB)

Dif c/ DVD blu-ray: Blu-ray > capacidad

Cinta magnética: disp. antiguo. Solo p/ back up actual en bancos o entidades.
Acceso en serie, lento, económico.

MODEM (MOdulador, DEModulador): Disp. convierte d. digitales en señales analógicas q' viaja en cables, ópticas etc.
Modulador: montar señal
Demodulador: analógica a digital.
Tasa bits/seg: nº bits enviados × seg.
Baudio: nº cambios de señal por seg. S/ forma de modular
1 cambio puede contener varios bits. Ej: teléfono: 2400 Nº de 1 o 0 q' contiene
Impl. fsk modulada: frecuencia cambia pero + ancho
Frecuencia " varia frecuencia
Fase " : c/ 100 <> fases

* Convierte 1 y 0 en tonos de audio
Audio ésta similar a la voz humana

yacyclopedia gráficos

Es posible enviar varios bits por baudio, señalando en frecuencias <>

SMART MODEMS: PC controla: discado, tasa de bit, programa contestador etc.
comprime D. 2400 baudios máx.

Dispositivo de Entrada de D. teclado y mouse: entradas muy lentas. 10 caract. de 8 bits/seg.
Mouse + rápido. 1 cambio en los bits de x e y por milseg

NOTA

Scanned with CamScanner

github.com/ssofiaavila

Click mouse: bit por 1/10 seg

Dispositivos de salida de D: monitores de vídeo: alfanuméricos o gráficos
Impresoras: impacto o laser

Monitores: color o blanco y negro. Imagen trazada de a línea x vez.
Los pixeles se marcan c/ un haz de electrones.
Se muestran 50/60 cuadros por seg.
Resolux: vertical: ≈ 500 líneas. Horizontal ≈ 700 ptos. x línea.
Ptos/seg: ≈ 60 x 500 x 700 ≈ 2M ptos.

Tipo de monitor de vídeo: terminal y mapeado en memoria
Terminales: orientados a caracter. Conexión de ancho de bando pequeño.
Mapeado: permite mostrar imágenes y vídeos. Conexión c/ bus de memoria
permite cambios rapidos. (gran ancho de bando).

Memoria de visualización
Monitores alfanuméricos: en memoria almacenan códigos de caracter.
Se convierten en pixels x una ROM de caracteres.
Por caracter se generan pixels sucesivos en líneas sucesivas
" gráficos: cada pixel es representado x bits en memoria.
Los B/N pueden usar un bit/pixel.
En otros casos requieren varios bits/pixel.

ROM de caracteres: matriz de 7 columnas x 9 filas. Los bits de una línea
son leídos serial líneas.

True color: almacena 24 bits x pixel p/ resolux de 256 niv. Requiere ancho grande de bando
y lugar en la RAM de vídeo.

Impresora de impacto: caracter formado (margarita/cinta)/matriz de puntos (cama caracteres,
usa puntadas, baja resolux)

Leer cap 7 o 11 estructura de comp y periféricos - Martínez Durá

De puntos: similar a pantalla alfanumérica. Imprime columna x vez. Uso caract ROM.
La ROM se lee en paralelo x columna en vez de en serie x fila.

Impresora laser: produce pág completa. De 300 a 1200 ptos por pulgada
Cabeza móvil moviéndose a lo ancho del papel y papel con boguillas.
Impresora ink-jet: transductor q' lanza tinta a los ptos. correctos c/ la cabeza
moviéndose sobre el papel.
Blanco y negro/color. Cuesta c/ trabajos técnicos.

Pila: Estructura tipo Lifo, p/ almacenar y recuperar D c/ push y pop
Subrutina (fx o procedimiento): cód. distinto del programa independiente del resto
del cod.
Al hacer CALL, se guarda en pila el dato de IP.
" RET se desapila el valor IP q' estaba en la pila p/ retornar

RAID 1

DATA	Discos	
	#1	#2
BK 1	1	2
2	3	4
3	5	6
4		
5		
6		

RAID 2

DATA	Discos		
BK1	1	1	
2	2	2	
3	3 → mirror	3	
4	4	4	
5	5	5	
6	6	6	

RAID 3

DATA	Discos		
	#1	#2	3°
BK 1	1	2	1,2
2	3	4	3,4
3	5	6	5,6
4			
5			
6			

RAID 5

DATA	1° Discos	2°	3°
BK1	1	2	1,2
2	3,4	3	4
3	5	5,6	6
4			
5			
6			

Biestable síncrono

RAID 6

DATA	Discos			
BK 1	P1	BK1	B2	Q1
2	P2	BK3	Q2	BK4
3	BK5	B3	Q3	BK6
4	BK7	P4	BK8	Q4
5				
6				
7				
8				

Scanned with CamScanner